r_w_con.fit.rpt

用Verilog实现8255芯片功能

; 35    ; ^nSTATUS     ;              ;
; 36    ; GND*         ;              ;
; 37    ; GND*         ;              ;
; 38    ; GND*         ;              ;
; 39    ; GND*         ;              ;
; 40    ; GND_INT      ;              ;
; 41    ; GND*         ;              ;
; 42    ; GND*         ;              ;
; 43    ; GND*         ;              ;
; 44    ; GND*         ;              ;
; 45    ; VCC_IO       ;              ;
; 46    ; GND*         ;              ;
; 47    ; GND*         ;              ;
; 48    ; bus_con[0]   ; LVTTL/LVCMOS ;
; 49    ; GND*         ;              ;
; 50    ; VCC_INT      ;              ;
; 51    ; GND*         ;              ;
; 52    ; GND_INT      ;              ;
; 53    ; VCC_CKLK     ;              ;
; 54    ; cs_n         ; LVTTL/LVCMOS ;
; 55    ; rd_n         ; LVTTL/LVCMOS ;
; 56    ; a0           ; LVTTL/LVCMOS ;
; 57    ; GND_CKLK     ;              ;
; 58    ; GND_INT      ;              ;
; 59    ; GND*         ;              ;
; 60    ; GND*         ;              ;
; 61    ; VCC_IO       ;              ;
; 62    ; GND*         ;              ;
; 63    ; GND*         ;              ;
; 64    ; GND*         ;              ;
; 65    ; GND*         ;              ;
; 66    ; GND_INT      ;              ;
; 67    ; GND*         ;              ;
; 68    ; d_inbuf[0]   ; LVTTL/LVCMOS ;
; 69    ; GND*         ;              ;
; 70    ; GND*         ;              ;
; 71    ; VCC_IO       ;              ;
; 72    ; GND*         ;              ;
; 73    ; c_lower_io   ; LVTTL/LVCMOS ;
; 74    ; ^nCONFIG     ;              ;
; 75    ; VCC_INT      ;              ;
; 76    ; ^MSEL1       ;              ;
; 77    ; ^MSEL0       ;              ;
; 78    ; d_inbuf[5]   ; LVTTL/LVCMOS ;
; 79    ; c_set_rst[4] ; LVTTL/LVCMOS ;
; 80    ; c_set_rst[0] ; LVTTL/LVCMOS ;
; 81    ; d_inbuf[4]   ; LVTTL/LVCMOS ;
; 82    ; a_mode_io    ; LVTTL/LVCMOS ;
; 83    ; GND*         ;              ;
; 84    ; GND_INT      ;              ;
; 85    ; VCC_INT      ;              ;
; 86    ; GND*         ;              ;
; 87    ; GND*         ;              ;
; 88    ; GND*         ;              ;
; 89    ; GND*         ;              ;
; 90    ; GND*         ;              ;
; 91    ; GND*         ;              ;
; 92    ; GND*         ;              ;
; 93    ; GND_INT      ;              ;
; 94    ; VCC_IO       ;              ;
; 95    ; bus_con[3]   ; LVTTL/LVCMOS ;
; 96    ; a_port       ; LVTTL/LVCMOS ;
; 97    ; GND*         ;              ;
; 98    ; GND*         ;              ;
; 99    ; GND*         ;              ;
; 100   ; b_mode_io    ; LVTTL/LVCMOS ;
; 101   ; c_set_rst[3] ; LVTTL/LVCMOS ;
; 102   ; d_inbuf[3]   ; LVTTL/LVCMOS ;
; 103   ; VCC_INT      ;              ;
; 104   ; GND_INT      ;              ;
; 105   ; #TDI         ;              ;
; 106   ; ^nCE         ;              ;
; 107   ; ^DCLK        ;              ;
; 108   ; ^DATA0       ;              ;
; 109   ; c_upper_io   ; LVTTL/LVCMOS ;
; 110   ; c_set_rst[1] ; LVTTL/LVCMOS ;
; 111   ; GND*         ;              ;
; 112   ; GND*         ;              ;
; 113   ; d_inbuf[1]   ; LVTTL/LVCMOS ;
; 114   ; GND*         ;              ;
; 115   ; VCC_IO       ;              ;
; 116   ; GND*         ;              ;
; 117   ; GND*         ;              ;
; 118   ; GND*         ;              ;
; 119   ; GND*         ;              ;
; 120   ; GND*         ;              ;
; 121   ; GND*         ;              ;
; 122   ; GND*         ;              ;
; 123   ; GND_INT      ;              ;
; 124   ; a1           ; LVTTL/LVCMOS ;
; 125   ; wr_n         ; LVTTL/LVCMOS ;
; 126   ; rst_n        ; LVTTL/LVCMOS ;
; 127   ; VCC_INT      ;              ;
; 128   ; GND*         ;              ;
; 129   ; GND_INT      ;              ;
; 130   ; GND*         ;              ;
; 131   ; con          ; LVTTL/LVCMOS ;
; 132   ; GND*         ;              ;
; 133   ; r_w          ; LVTTL/LVCMOS ;
; 134   ; VCC_IO       ;              ;
; 135   ; GND*         ;              ;
; 136   ; GND*         ;              ;
; 137   ; GND*         ;              ;
; 138   ; GND*         ;              ;
; 139   ; GND_INT      ;              ;
; 140   ; GND*         ;              ;
; 141   ; GND*         ;              ;
; 142   ; GND*         ;              ;
; 143   ; GND*         ;              ;
; 144   ; GND*         ;              ;
+-------+--------------+--------------+


+----------------------------------+
; Global & Other Fast Signals      ;
+-------+-------+---------+--------+
; Name  ; Pin # ; Fan-Out ; Global ;
+-------+-------+---------+--------+
; wr_n  ; 125   ; 3       ; no     ;
; rd_n  ; 55    ; 3       ; no     ;
; a1    ; 124   ; 9       ; no     ;
; cs_n  ; 54    ; 9       ; no     ;
; a0    ; 56    ; 9       ; no     ;
; rst_n ; 126   ; 14      ; no     ;
+-------+-------+---------+--------+


+---------------------------------+
; Non-Global High Fan-Out Signals ;
+--------------------+------------+
; Name               ; Fan-Out    ;
+--------------------+------------+
; rst_n              ; 14         ;
; a1                 ; 9          ;
; cs_n               ; 9          ;
; a0                 ; 9          ;
; always2~20         ; 8          ;
; always3~64         ; 4          ;
; con_word[3]~83     ; 4          ;
; always1~8          ; 4          ;
; con_word[0]~80     ; 4          ;
; con_word[1]~81     ; 4          ;
; con_word[2]~82     ; 3          ;
; con_word[7]~84     ; 3          ;
; rd_n               ; 3          ;
; wr_n               ; 3          ;
; con_word[4]~87     ; 3          ;
; con_word[6]~85     ; 2          ;
; con_word[5]~86     ; 2          ;
; c_upper_io$latch~3 ; 2          ;
; a_mode_io$latch~3  ; 2          ;
; c_lower_io$latch~3 ; 2          ;
; b_mode_io$latch~3  ; 2          ;
; c_set_rst~10       ; 1          ;
; d_inbuf[7]         ; 1          ;
; always3~62         ; 1          ;
; d_inbuf[0]         ; 1          ;
; con~18             ; 1          ;
; c_port~12          ; 1          ;
; bus_con~57         ; 1          ;
; always1~10         ; 1          ;
; d_inbuf[6]         ; 1          ;
; d_inbuf[5]         ; 1          ;
; d_inbuf[4]         ; 1          ;
; bus_con~58         ; 1          ;
; d_inbuf[1]         ; 1          ;
; always1~9          ; 1          ;
; d_inbuf[3]         ; 1          ;
; always3~63         ; 1          ;
; b_port~13          ; 1          ;
; bus_con~59         ; 1          ;
; d_inbuf[2]         ; 1          ;
; a_port~4           ; 1          ;
+--------------------+------------+


+-------------------------------------------+
; LAB                                       ;
+--------------------------+----------------+
; Number of Logic Elements ; Number of LABs ;
+--------------------------+----------------+
; 0                        ; 208            ;
; 1                        ; 5              ;
; 2                        ; 0              ;
; 3                        ; 0              ;
; 4                        ; 0              ;
; 5                        ; 0              ;
; 6                        ; 0              ;
; 7                        ; 2              ;
; 8                        ; 1              ;
+--------------------------+----------------+


+----------------------------------------------+
; Local Routing Interconnect                   ;
+-----------------------------+----------------+
; Local Routing Interconnects ; Number of LABs ;
+-----------------------------+----------------+
; 0                           ; 213            ;
; 1                           ; 1              ;
; 2                           ; 0              ;
; 3                           ; 0              ;
; 4                           ; 0              ;