csa_1.inc

电容感应程序

;;*****************************************************************************
;;*****************************************************************************
;;  FILENAME:   CSA_1.inc
;;   @Versions@
;;  Generated by PSoC Designer ver 4.3  b1884 : 23 June, 2006
;;
;;  DESCRIPTION:
;;    Assembler declarations for the CSA user module interface
;;    for the 20x34 PSoC family of devices.
;;-----------------------------------------------------------------------------
;;  Copyright (c) Cypress Semiconductor 2000-2006. All Rights Reserved.
;;*****************************************************************************
;;*****************************************************************************

CSA_1_CTR_START_BIT:                             equ 01h ; CTR Control register start bit
CSA_1_CMP_START_BIT:                             equ 01h ; CMP CR2 register start bit
CSA_1_INT_MSK_REG:                               equ e0h ; INT_MSK register address
CSA_1_INT_CLR_REG:                               equ dah ; INT_CLR register address
CSA_1_INT_MASK:                                  equ 04h ; CapSense Mask bit

;--------------------------------------------------
; Constants for CSA_1 API's
;--------------------------------------------------

CSA_1_SCAN_ACTIVE:                               equ 10h ; Set when scanning is active

CSA_1_ButtonCount:                               equ 7h
CSA_1_SliderCount:                               equ 1h
CSA_1_TotalSensorCount:                          equ fh
CSA_1_IDACSetting:                               equ 14h
CSA_1_SettlingTime:                              equ a0h

CSA_1_BUTTONS_EXIST:                             equ 7h
CSA_1_SLIDERS_EXIST:                             equ 1h

CSA_1_EXTERNAL_CAP:                              equ 0h
CSA_1_HYSTERESIS:                                equ ah

;--------------------------------------------------
; Registers Address Constants for CSA_1
;--------------------------------------------------

CSA_1_CapSense_CR0_REG:                          equ a0h              ; CS_CR0 Reg
CSA_1_CapSense_CR1_REG:                          equ a1h              ; CS_CR1 Reg 
CSA_1_CapSense_CR2_REG:                          equ a2h              ; CS_CR2 Reg       
CSA_1_CapSense_CR3_REG:                          equ a3h              ; CS_CR3 Reg       
CSA_1_CapSense_CNTH_REG:                         equ a5h              ; CS_Stat Reg  
CSA_1_CapSense_CNTL_REG:                         equ a4h              ; CS_Stat Reg    
CSA_1_CapSense_STAT_REG:                         equ a6h              ; CS_Stat Reg    
CSA_1_CapSense_SLEW_REG:                         equ a8h              ; CS_Stat Reg    
CSA_1_CapSense_TIMER_REG:                        equ a7h              ; CS_Stat Reg         
CSA_1_CMP_CR0_REG:                               equ 7ah              ; CMP_CR0 Reg     
CSA_1_CMP_CR1_REG:                               equ 7bh              ; CMP_CR1 Reg     
CSA_1_CMP_MUX_REG:                               equ 79h              ; CMP_MUX Reg     
CSA_1_P0_MUX_REG:                                equ d8h              ; P0_MUX Reg     
CSA_1_P1_MUX_REG:                                equ d9h              ; P0_MUX Reg     
CSA_1_P2_MUX_REG:                                equ dah              ; P0_MUX Reg     
CSA_1_P3_MUX_REG:                                equ dbh              ; P0_MUX Reg     

DR_OFFSET:                                       equ 00h
DM0_OFFSET:                                      equ 00h              ; Bank 1
DM1_OFFSET:                                      equ 01h              ; Bank 1
MUX_OFFSET:                                      equ MUX_CR0          ; Bank 1

;--------------------------------------------------
; CSA_1 Macro 'Functions'
;--------------------------------------------------

   macro CSA_1_EnableInt_M
   M8C_EnableIntMask CSA_1_INT_MSK_REG, CSA_1_INT_MASK
   endm

   macro CSA_1_DisableInt_M
   M8C_DisableIntMask CSA_1_INT_MSK_REG, CSA_1_INT_MASK
   endm      

; end of file CSA_1.inc