fifotestbench.do

FIFO（先进先出队列）通常用于数据的缓存和用于容纳异步信号的频率或相位的差异。本FIFO的实现是利用 双口RAM 和读写地址产生模块来实现的.FIFO的接口信号包括异步的写时钟（wr_clk）和读

vlib work
vlog 220model.v
vlog altera_mf.v
vlog FIFOWriteGen.v
vlog FIFOReadGen.v
vlog emptyFullGen.v
vlog dpram.v
vlog FIFOdpRAMInterface.v
vlog fifoTop.v
vlog fifotestbench.v
vsim fifotestbench
add wave *
--add wave toplevel/dpraminterface/*
--add wave toplevel/dpraminterface/writegen/*
--add wave toplevel/dpraminterface/readgen/*
--add wave toplevel/dpraminterface/emptyfullgen/*
--add wave toplevel/dualportram/*
view wave 
run 300us