spi3310.fit.rpt

FPGA模拟SPI接口驱动3310液晶屏的 详细驱动

+----------------------------------------------------------------------------------+
; Delay Chain Summary                                                              ;
+---------+----------+---------------+---------------+-----------------------+-----+
; Name    ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+---------+----------+---------------+---------------+-----------------------+-----+
; clk     ; Input    ; 0             ; 0             ; --                    ; --  ;
; rst_out ; Output   ; --            ; --            ; --                    ; --  ;
; ce      ; Output   ; --            ; --            ; --                    ; --  ;
; sck     ; Output   ; --            ; --            ; --                    ; --  ;
; mosi    ; Output   ; --            ; --            ; --                    ; --  ;
; dc      ; Output   ; --            ; --            ; --                    ; --  ;
+---------+----------+---------------+---------------+-----------------------+-----+


+---------------------------------------------------+
; Pad To Core Delay Chain Fanout                    ;
+---------------------+-------------------+---------+
; Source Pin / Fanout ; Pad To Core Index ; Setting ;
+---------------------+-------------------+---------+
; clk                 ;                   ;         ;
+---------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                    ;
+-----------------+-----------------+---------+-------+--------+----------------------+------------------+---------------------------+
; Name            ; Location        ; Fan-Out ; Usage ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------+-----------------+---------+-------+--------+----------------------+------------------+---------------------------+
; clk             ; PIN_132         ; 33      ; Clock ; yes    ; Global clock         ; GCLK6            ; --                        ;
; clk:inst6|f500k ; LCFF_X12_Y8_N29 ; 59      ; Clock ; yes    ; Global clock         ; GCLK5            ; --                        ;
+-----------------+-----------------+---------+-------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                       ;
+-----------------+-----------------+---------+----------------------+------------------+---------------------------+
; Name            ; Location        ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------+-----------------+---------+----------------------+------------------+---------------------------+
; clk             ; PIN_132         ; 33      ; Global clock         ; GCLK6            ; --                        ;
; clk:inst6|f500k ; LCFF_X12_Y8_N29 ; 59      ; Global clock         ; GCLK5            ; --                        ;
+-----------------+-----------------+---------+----------------------+------------------+---------------------------+


+--------------------------------------------+
; Non-Global High Fan-Out Signals            ;
+----------------------------------+---------+
; Name                             ; Fan-Out ;
+----------------------------------+---------+
; main:inst|i[4]                   ; 25      ;
; main:inst|i[5]                   ; 20      ;
; main:inst|i[3]                   ; 18      ;
; main:inst|i[6]                   ; 18      ;
; main:inst|i[7]                   ; 18      ;
; main:inst|i[2]                   ; 16      ;
; main:inst|i[1]                   ; 14      ;
; main:inst|Selector29~1512        ; 13      ;
; main:inst|i[0]                   ; 12      ;
; main:inst|WideOr22               ; 9       ;
; main:inst|Selector29~1517        ; 8       ;
; main:inst|Selector17~155         ; 6       ;
; main:inst|i[9]                   ; 6       ;
; main:inst|i[8]                   ; 6       ;
; spi3310:inst1|current_state.DC   ; 5       ;
; main:inst|en_out                 ; 5       ;
; main:inst|Selector15~143         ; 5       ;
; main:inst|Selector11~172         ; 5       ;
; main:inst|LessThan7~87           ; 5       ;
; main:inst|Selector29~1514        ; 5       ;
; main:inst|LessThan7~88           ; 4       ;
; clk:inst6|Equal0~361             ; 4       ;
; clk:inst6|Equal0~356             ; 4       ;
; spi3310:inst1|current_state.Idle ; 4       ;
; main:inst|Selector20~39          ; 4       ;
; main:inst|WideNor0~62            ; 4       ;
; main:inst|WideNor0~61            ; 4       ;
; main:inst|Selector8~169          ; 4       ;
; main:inst|Selector12~133         ; 4       ;
; main:inst|Selector14~149         ; 4       ;
; main:inst|Selector18~91          ; 4       ;
; main:inst|Selector16~160         ; 4       ;
; main:inst|Selector29~1519        ; 4       ;
; main:inst|Selector29~1518        ; 4       ;
; main:inst|Selector13~148         ; 4       ;
; main:inst|Selector3~160          ; 4       ;
; main:inst|LessThan1~83           ; 4       ;
; main:inst|Selector10~135         ; 4       ;
; main:inst|Selector29~1515        ; 4       ;
; main:inst|Selector9~186          ; 4       ;
; main:inst|Selector7~214          ; 4       ;
; main:inst|Selector4~184          ; 4       ;
; spi3310:inst1|current_state.CE_L ; 3       ;
; spi3310:inst1|current_state.s7   ; 3       ;
; main:inst|WideNor0~63            ; 3       ;
; main:inst|current_state.rst_H    ; 3       ;
; main:inst|current_state.Idle     ; 3       ;
; main:inst|next_state.ce_H~66     ; 3       ;
; main:inst|current_state.ce_L     ; 3       ;
; main:inst|LessThan2~149          ; 3       ;
+----------------------------------+---------+


+----------------------------------------------------+
; Interconnect Usage Summary                         ;
+----------------------------+-----------------------+
; Interconnect Resource Type ; Usage                 ;
+----------------------------+-----------------------+
; Block interconnects        ; 274 / 15,666 ( 2 % )  ;
; C16 interconnects          ; 0 / 812 ( 0 % )       ;
; C4 interconnects           ; 98 / 11,424 ( < 1 % ) ;
; Direct links               ; 63 / 15,666 ( < 1 % ) ;
; Global clocks              ; 2 / 8 ( 25 % )        ;
; Local interconnects        ; 144 / 4,608 ( 3 % )   ;
; R24 in