spi3310.map.rpt

FPGA模拟SPI接口驱动3310液晶屏的 详细驱动

; Allow Any Shift Register Size For Recognition                      ; Off                ; Off                ;
; Maximum Number of M4K Memory Blocks                                ; Unlimited          ; Unlimited          ;
; Ignore translate_off and translate_on Synthesis Directives         ; Off                ; Off                ;
; Show Parameter Settings Tables in Synthesis Report                 ; On                 ; On                 ;
; Ignore Maximum Fan-Out Assignments                                 ; Off                ; Off                ;
; Retiming Meta-Stability Register Sequence Length                   ; 2                  ; 2                  ;
; PowerPlay Power Optimization                                       ; Normal compilation ; Normal compilation ;
; HDL message level                                                  ; Level2             ; Level2             ;
+--------------------------------------------------------------------+--------------------+--------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Source Files Read                                                                                    ;
+----------------------------------+-----------------+------------------------------------+---------------------------------+
; File Name with User-Entered Path ; Used in Netlist ; File Type                          ; File Name with Absolute Path    ;
+----------------------------------+-----------------+------------------------------------+---------------------------------+
; clk.v                            ; yes             ; User Verilog HDL File              ; E:/FPGA/work/spi3310/clk.v      ;
; spi3310.v                        ; yes             ; User Verilog HDL File              ; E:/FPGA/work/spi3310/spi3310.v  ;
; main.v                           ; yes             ; User Verilog HDL File              ; E:/FPGA/work/spi3310/main.v     ;
; Block1.bdf                       ; yes             ; User Block Diagram/Schematic File  ; E:/FPGA/work/spi3310/Block1.bdf ;
+----------------------------------+-----------------+------------------------------------+---------------------------------+


+---------------------------------------------------------------+
; Analysis & Synthesis Resource Usage Summary                   ;
+---------------------------------------------+-----------------+
; Resource                                    ; Usage           ;
+---------------------------------------------+-----------------+
; Estimated Total logic elements              ; 197             ;
; Total combinational functions               ; 197             ;
; Logic element usage by number of LUT inputs ;                 ;
;     -- 4 input functions                    ; 111             ;
;     -- 3 input functions                    ; 26              ;
;     -- <=2 input functions                  ; 60              ;
;         -- Combinational cells for routing  ; 0               ;
; Logic elements by mode                      ;                 ;
;     -- normal mode                          ; 158             ;
;     -- arithmetic mode                      ; 39              ;
; Total registers                             ; 92              ;
; I/O pins                                    ; 6               ;
; Maximum fan-out node                        ; clk:inst6|f500k ;
; Maximum fan-out                             ; 61              ;
; Total fan-out                               ; 825             ;
; Average fan-out                             ; 2.80            ;
+---------------------------------------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Resource Utilization by Entity                                                                                                                   ;
+----------------------------+-------------------+--------------+-------------+------+--------------+---------+-----------+------+--------------+-----------------------+
; Compilation Hierarchy Node ; LC Combinationals ; LC Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; Full Hierarchy Name   ;
+----------------------------+-------------------+--------------+-------------+------+--------------+---------+-----------+------+--------------+-----------------------+
; |Block1                    ; 197 (1)           ; 92 (0)       ; 0           ; 0    ; 0            ; 0       ; 0         ; 6    ; 0            ; |Block1               ;
;    |clk:inst6|             ; 46 (46)           ; 33 (33)      ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block1|clk:inst6     ;
;    |main:inst|             ; 137 (137)         ; 44 (44)      ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block1|main:inst     ;
;    |spi3310:inst1|         ; 13 (13)           ; 15 (15)      ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; |Block1|spi3310:inst1 ;
+----------------------------+-------------------+--------------+-------------+------+--------------+---------+-----------+------+--------------+-----------------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |Block1|spi3310:inst1|current_state                                                                                                                                                                                                          ;
+--------------------+--------------------+--------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+--------------------+
; Name               ; current_state.Idle ; current_state.CE_L ; current_state.DC ; current_state.s0 ; current_state.s1 ; current_state.s2 ; current_state.s3 ; current_state.s4 ; current_state.s5 ; current_state.s6 ; current_state.s7 ; current_state.CE_H ;
+--------------------+--------------------+--------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+--------------------+
; current_state.CE_H ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                  ;
; current_state.s7   ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 1                ; 1                  ;
; current_state.s6   ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 1                ; 0                ; 1                  ;
; current_state.s5   ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 1                ; 0                ; 0                ; 1                  ;
; current_state.s4   ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 1                ; 0                ; 0                ; 0                ; 1                  ;
; current_state.s3   ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 1                ; 0                ; 0                ; 0                ; 0                ; 1                  ;
; current_state.s2   ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 1                ; 0                ; 0                ; 0                ; 0                ; 0                ; 1                  ;
; current_state.s1   ; 0                  ; 0                  ; 0                ; 0                ; 1                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 1                  ;
; current_state.s0   ; 0                  ; 0                  ; 0                ; 1                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 1                  ;
; current_state.DC   ; 0                  ; 0                  ; 1                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 1                  ;
; current_state.CE_L ; 0                  ; 1                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 1                  ;
; current_state.Idle ; 1                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 1                  ;
+--------------------+--------------------+--------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+--------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |Block1|main:inst|current_state                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+---------------------+---------------------+---------------------+--------------------+--------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+--------------------+---------------------+
; Name                ; current_state.rst_L ; current_state.rst_H ; current_state.ce_L ; current_state.ce_H ; current_state.s1 ; current_state.s2 ; current_state.s3 ; current_state.s4 ; current_state.s5 ; current_state.s6 ; current_state.s7 ; current_state.s8 ; current_state.s9 ; current_state.d0 ; current_state.d1 ; current_state.d2 ; current_state.d3 ; current_state.d4 ; current_state.d5 ; current_state.d6 ; current_state.d7 ; current_state.d8 ; current_state.d9 ; current_state.Idle ; current_state.Empty ;
+---------------------+---------------------+---------------------+--------------------+--------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+--------------------+---------------------+
; current_state.Idle  ; 0                   ; 0                   ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                  ; 0                   ;
; current_state.d9    ; 0                   ; 0                   ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 1                ; 1                  ; 0                   ;
; current_state.d8    ; 0                   ; 0                   ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 1                ; 0                ; 1                  ; 0                   ;
; current_state.d7    ; 0                   ; 0                   ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 1                ; 0                ; 0                ; 1                  ; 0                   ;
; current_state.d6    ; 0                   ; 0                   ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 1                ; 0                ; 0                ; 0                ; 1                  ; 0                   ;
; current_state.d5    ; 0                   ; 0                   ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 1                ; 0                ; 0                ; 0                ; 0                ; 1                  ; 0                   ;
; current_state.d4    ; 0                   ; 0                   ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 1                ; 0                ; 0                ; 0                ; 0                ; 0                ; 1                  ; 0                   ;
; current_state.d3    ; 0                   ; 0                   ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 1                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 1                  ; 0                   ;
; current_state.d2    ; 0                   ; 0                   ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 1                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 1                  ; 0                   ;
; current_state.d1    ; 0                   ; 0                   ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 1                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 1                  ; 0                   ;
; current_state.d0    ; 0                   ; 0                   ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 1                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 1                  ; 0                   ;
; current_state.s9    ; 0                   ; 0                   ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 1                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 1                  ; 0                   ;
; current_state.s8    ; 0                   ; 0                   ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 1                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 1                  ; 0                   ;
; current_state.s7    ; 0                   ; 0                   ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 1                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 1                  ; 0                   ;
; current_state.s6    ; 0                   ; 0                   ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 1                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 1                  ; 0                   ;
; current_state.s5    ; 0                   ; 0                   ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 1                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 1                  ; 0                   ;
; current_state.s4    ; 0                   ; 0                   ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 1                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 1                  ; 0                   ;
; current_state.s3    ; 0                   ; 0                   ; 0                  ; 0                  ; 0                ; 0                ; 1                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 1                  ; 0                   ;
; current_state.s2    ; 0                   ; 0                   ; 0                  ; 0                  ; 0                ; 1                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 1                  ; 0                   ;
; current_state.s1    ; 0                   ; 0                   ; 0                  ; 0                  ; 1                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 1                  ; 0                   ;
; current_state.ce_H  ; 0                   ; 0                   ; 0                  ; 1                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 1                  ; 0                   ;
; current_state.ce_L  ; 0                   ; 0                   ; 1                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 1                  ; 0                   ;
; current_state.rst_H ; 0                   ; 1                   ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 1                  ; 0                   ;
; current_state.rst_L ; 1                   ; 0                   ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 1                  ; 0                   ;
; current_state.Empty ; 0                   ; 0                   ; 0                  ; 0                  ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 1                  ; 1                   ;