rca_cy1c12_board.hier_info

使用RTL8019芯片进行以太网通讯的VERILOG源代码.

asmi_asmi_control_port_writedata[0] <= cpu_0_data_master_writedata[0].DB_MAX_OUTPUT_PORT_TYPE
asmi_asmi_control_port_writedata[1] <= cpu_0_data_master_writedata[1].DB_MAX_OUTPUT_PORT_TYPE
asmi_asmi_control_port_writedata[2] <= cpu_0_data_master_writedata[2].DB_MAX_OUTPUT_PORT_TYPE
asmi_asmi_control_port_writedata[3] <= cpu_0_data_master_writedata[3].DB_MAX_OUTPUT_PORT_TYPE
asmi_asmi_control_port_writedata[4] <= cpu_0_data_master_writedata[4].DB_MAX_OUTPUT_PORT_TYPE
asmi_asmi_control_port_writedata[5] <= cpu_0_data_master_writedata[5].DB_MAX_OUTPUT_PORT_TYPE
asmi_asmi_control_port_writedata[6] <= cpu_0_data_master_writedata[6].DB_MAX_OUTPUT_PORT_TYPE
asmi_asmi_control_port_writedata[7] <= cpu_0_data_master_writedata[7].DB_MAX_OUTPUT_PORT_TYPE
asmi_asmi_control_port_writedata[8] <= cpu_0_data_master_writedata[8].DB_MAX_OUTPUT_PORT_TYPE
asmi_asmi_control_port_writedata[9] <= cpu_0_data_master_writedata[9].DB_MAX_OUTPUT_PORT_TYPE
asmi_asmi_control_port_writedata[10] <= cpu_0_data_master_writedata[10].DB_MAX_OUTPUT_PORT_TYPE
asmi_asmi_control_port_writedata[11] <= cpu_0_data_master_writedata[11].DB_MAX_OUTPUT_PORT_TYPE
asmi_asmi_control_port_writedata[12] <= cpu_0_data_master_writedata[12].DB_MAX_OUTPUT_PORT_TYPE
asmi_asmi_control_port_writedata[13] <= cpu_0_data_master_writedata[13].DB_MAX_OUTPUT_PORT_TYPE
asmi_asmi_control_port_writedata[14] <= cpu_0_data_master_writedata[14].DB_MAX_OUTPUT_PORT_TYPE
asmi_asmi_control_port_writedata[15] <= cpu_0_data_master_writedata[15].DB_MAX_OUTPUT_PORT_TYPE
cpu_0_data_master_granted_asmi_asmi_control_port <= cpu_0_data_master_requests_asmi_asmi_control_port~1.DB_MAX_OUTPUT_PORT_TYPE
cpu_0_data_master_qualified_request_asmi_asmi_control_port <= cpu_0_data_master_requests_asmi_asmi_control_port~1.DB_MAX_OUTPUT_PORT_TYPE
cpu_0_data_master_read_data_valid_asmi_asmi_control_port <= <GND>
cpu_0_data_master_requests_asmi_asmi_control_port <= cpu_0_data_master_requests_asmi_asmi_control_port~1.DB_MAX_OUTPUT_PORT_TYPE
d1_asmi_asmi_control_port_end_xfer <= d1_asmi_asmi_control_port_end_xfer~reg0.DB_MAX_OUTPUT_PORT_TYPE


|rca_cy1c12_board_top|rca_cy1c12_board:inst|asmi:the_asmi
asmi_select => asmi_select~0.IN1
clk => clk~0.IN1
data_from_cpu[0] => data_from_cpu[0]~15.IN1
data_from_cpu[1] => data_from_cpu[1]~14.IN1
data_from_cpu[2] => data_from_cpu[2]~13.IN1
data_from_cpu[3] => data_from_cpu[3]~12.IN1
data_from_cpu[4] => data_from_cpu[4]~11.IN1
data_from_cpu[5] => data_from_cpu[5]~10.IN1
data_from_cpu[6] => data_from_cpu[6]~9.IN1
data_from_cpu[7] => data_from_cpu[7]~8.IN1
data_from_cpu[8] => data_from_cpu[8]~7.IN1
data_from_cpu[9] => data_from_cpu[9]~6.IN1
data_from_cpu[10] => data_from_cpu[10]~5.IN1
data_from_cpu[11] => data_from_cpu[11]~4.IN1
data_from_cpu[12] => data_from_cpu[12]~3.IN1
data_from_cpu[13] => data_from_cpu[13]~2.IN1
data_from_cpu[14] => data_from_cpu[14]~1.IN1
data_from_cpu[15] => data_from_cpu[15]~0.IN1
mem_addr[0] => mem_addr[0]~2.IN1
mem_addr[1] => mem_addr[1]~1.IN1
mem_addr[2] => mem_addr[2]~0.IN1
read_n => read_n~0.IN1
reset_n => reset_n~0.IN1
write_n => write_n~0.IN1
data_to_cpu[0] <= asmi_sub:the_asmi_sub.data_to_cpu
data_to_cpu[1] <= asmi_sub:the_asmi_sub.data_to_cpu
data_to_cpu[2] <= asmi_sub:the_asmi_sub.data_to_cpu
data_to_cpu[3] <= asmi_sub:the_asmi_sub.data_to_cpu
data_to_cpu[4] <= asmi_sub:the_asmi_sub.data_to_cpu
data_to_cpu[5] <= asmi_sub:the_asmi_sub.data_to_cpu
data_to_cpu[6] <= asmi_sub:the_asmi_sub.data_to_cpu
data_to_cpu[7] <= asmi_sub:the_asmi_sub.data_to_cpu
data_to_cpu[8] <= asmi_sub:the_asmi_sub.data_to_cpu
data_to_cpu[9] <= asmi_sub:the_asmi_sub.data_to_cpu
data_to_cpu[10] <= asmi_sub:the_asmi_sub.data_to_cpu
data_to_cpu[11] <= asmi_sub:the_asmi_sub.data_to_cpu
data_to_cpu[12] <= asmi_sub:the_asmi_sub.data_to_cpu
data_to_cpu[13] <= asmi_sub:the_asmi_sub.data_to_cpu
data_to_cpu[14] <= asmi_sub:the_asmi_sub.data_to_cpu
data_to_cpu[15] <= asmi_sub:the_asmi_sub.data_to_cpu
dataavailable <= asmi_sub:the_asmi_sub.dataavailable
endofpacket <= asmi_sub:the_asmi_sub.endofpacket
irq <= asmi_sub:the_asmi_sub.irq
readyfordata <= asmi_sub:the_asmi_sub.readyfordata


|rca_cy1c12_board_top|rca_cy1c12_board:inst|asmi:the_asmi|asmi_sub:the_asmi_sub
MISO => MISO_reg.DATAIN
asmi_select => p1_rd_strobe~0.IN1
asmi_select => p1_wr_strobe~0.IN1
clk => data_rd_strobe.CLK
clk => wr_strobe.CLK
clk => data_wr_strobe.CLK
clk => iEOP_reg.CLK
clk => iE_reg.CLK
clk => iRRDY_reg.CLK
clk => iTRDY_reg.CLK
clk => iTOE_reg.CLK
clk => iROE_reg.CLK
clk => SSO_reg.CLK
clk => irq_reg.CLK
clk => asmi_slave_select_reg[15].CLK
clk => asmi_slave_select_reg[14].CLK
clk => asmi_slave_select_reg[13].CLK
clk => asmi_slave_select_reg[12].CLK
clk => asmi_slave_select_reg[11].CLK
clk => asmi_slave_select_reg[10].CLK
clk => asmi_slave_select_reg[9].CLK
clk => asmi_slave_select_reg[8].CLK
clk => asmi_slave_select_reg[7].CLK
clk => asmi_slave_select_reg[6].CLK
clk => asmi_slave_select_reg[5].CLK
clk => asmi_slave_select_reg[4].CLK
clk => asmi_slave_select_reg[3].CLK
clk => asmi_slave_select_reg[2].CLK
clk => asmi_slave_select_reg[1].CLK
clk => asmi_slave_select_reg[0].CLK
clk => asmi_slave_select_holding_reg[15].CLK
clk => asmi_slave_select_holding_reg[14].CLK
clk => asmi_slave_select_holding_reg[13].CLK
clk => asmi_slave_select_holding_reg[12].CLK
clk => asmi_slave_select_holding_reg[11].CLK
clk => asmi_slave_select_holding_reg[10].CLK
clk => asmi_slave_select_holding_reg[9].CLK
clk => asmi_slave_select_holding_reg[8].CLK
clk => asmi_slave_select_holding_reg[7].CLK
clk => asmi_slave_select_holding_reg[6].CLK
clk => asmi_slave_select_holding_reg[5].CLK
clk => asmi_slave_select_holding_reg[4].CLK
clk => asmi_slave_select_holding_reg[3].CLK
clk => asmi_slave_select_holding_reg[2].CLK
clk => asmi_slave_select_holding_reg[1].CLK
clk => asmi_slave_select_holding_reg[0].CLK
clk => slowcount[1].CLK
clk => slowcount[0].CLK
clk => endofpacketvalue_reg[15].CLK
clk => endofpacketvalue_reg[14].CLK
clk => endofpacketvalue_reg[13].CLK
clk => endofpacketvalue_reg[12].CLK
clk => endofpacketvalue_reg[11].CLK
clk => endofpacketvalue_reg[10].CLK
clk => endofpacketvalue_reg[9].CLK
clk => endofpacketvalue_reg[8].CLK
clk => endofpacketvalue_reg[7].CLK
clk => endofpacketvalue_reg[6].CLK
clk => endofpacketvalue_reg[5].CLK
clk => endofpacketvalue_reg[4].CLK
clk => endofpacketvalue_reg[3].CLK
clk => endofpacketvalue_reg[2].CLK
clk => endofpacketvalue_reg[1].CLK
clk => endofpacketvalue_reg[0].CLK
clk => data_to_cpu[15]~reg0.CLK
clk => data_to_cpu[14]~reg0.CLK
clk => data_to_cpu[13]~reg0.CLK
clk => data_to_cpu[12]~reg0.CLK
clk => data_to_cpu[11]~reg0.CLK
clk => data_to_cpu[10]~reg0.CLK
clk => data_to_cpu[9]~reg0.CLK
clk => data_to_cpu[8]~reg0.CLK
clk => data_to_cpu[7]~reg0.CLK
clk => data_to_cpu[6]~reg0.CLK
clk => data_to_cpu[5]~reg0.CLK
clk => data_to_cpu[4]~reg0.CLK
clk => data_to_cpu[3]~reg0.CLK
clk => data_to_cpu[2]~reg0.CLK
clk => data_to_cpu[1]~reg0.CLK
clk => data_to_cpu[0]~reg0.CLK
clk => delayCounter[11].CLK
clk => delayCounter[10].CLK
clk => delayCounter[9].CLK
clk => delayCounter[8].CLK
clk => delayCounter[7].CLK
clk => delayCounter[6].CLK
clk => delayCounter[5].CLK
clk => delayCounter[4].CLK
clk => delayCounter[3].CLK
clk => delayCounter[2].CLK
clk => delayCounter[1].CLK
clk => delayCounter[0].CLK
clk => state[4].CLK
clk => state[3].CLK
clk => state[2].CLK
clk => state[1].CLK
clk => state[0].CLK
clk => shift_reg[7].CLK
clk => shift_reg[6].CLK
clk => shift_reg[5].CLK
clk => shift_reg[4].CLK
clk => shift_reg[3].CLK
clk => shift_reg[2].CLK
clk => shift_reg[1].CLK
clk => shift_reg[0].CLK
clk => rx_holding_reg[7].CLK
clk => rx_holding_reg[6].CLK
clk => rx_holding_reg[5].CLK
clk => rx_holding_reg[4].CLK
clk => rx_holding_reg[3].CLK
clk => rx_holding_reg[2].CLK
clk => rx_holding_reg[1].CLK
clk => rx_holding_reg[0].CLK
clk => EOP.CLK
clk => RRDY.CLK
clk => ROE.CLK
clk => TOE.CLK
clk => tx_holding_reg[7].CLK
clk => tx_holding_reg[6].CLK
clk => tx_holding_reg[5].CLK
clk => tx_holding_reg[4].CLK
clk => tx_holding_reg[3].CLK
clk => tx_holding_reg[2].CLK
clk => tx_holding_reg[1].CLK
clk => tx_holding_reg[0].CLK
clk => tx_holding_primed.CLK
clk => transmitting.CLK
clk => SCLK_reg.CLK
clk => MISO_reg.CLK
clk => rd_strobe.CLK
data_from_cpu[0] => always13~10.IN1
data_from_cpu[0] => endofpacketvalue_reg[0].DATAIN
data_from_cpu[0] => tx_holding_reg[0].DATAIN
data_from_cpu[0] => asmi_slave_select_holding_reg[0].DATAIN
data_from_cpu[1] => always13~11.IN1
data_from_cpu[1] => asmi_slave_select_holding_reg[1].DATAIN