📄 farmer.fit.rpt
字号:
+----------+------------+----------+----------------+--------+--------------+---------+-----------------+
+-----------------------------------------------+
; Output Pin Default Load For Reported TCO ;
+--------------+-------+------------------------+
; I/O Standard ; Load ; Termination Resistance ;
+--------------+-------+------------------------+
; LVTTL ; 10 pF ; Not Available ;
; LVCMOS ; 10 pF ; Not Available ;
; TTL ; 10 pF ; Not Available ;
+--------------+-------+------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.
+----------------------------------------------------------------------+
; Fitter Resource Utilization by Entity ;
+----------------------------+------------+------+---------------------+
; Compilation Hierarchy Node ; Macrocells ; Pins ; Full Hierarchy Name ;
+----------------------------+------------+------+---------------------+
; |farmer ; 27 ; 20 ; |farmer ;
; |farmer| ; 14 ; 0 ; |farmer|farmer ;
+----------------------------+------------+------+---------------------+
+----------------------------------------------------------------------------------------------+
; Control Signals ;
+-------+----------+---------+--------------+--------+----------------------+------------------+
; Name ; Location ; Fan-Out ; Usage ; Global ; Global Resource Used ; Global Line Name ;
+-------+----------+---------+--------------+--------+----------------------+------------------+
; reset ; PIN_16 ; 5 ; Async. clear ; no ; -- ; -- ;
; start ; PIN_15 ; 5 ; Clock ; no ; -- ; -- ;
+-------+----------+---------+--------------+--------+----------------------+------------------+
+--------------------------------------+
; Non-Global High Fan-Out Signals ;
+----------------------------+---------+
; Name ; Fan-Out ;
+----------------------------+---------+
; farmer|CS.state_bit_4 ; 29 ;
; farmer|CS.state_bit_2 ; 28 ;
; farmer|CS.state_bit_1 ; 28 ;
; farmer|CS.state_bit_3 ; 28 ;
; farmer|CS.state_bit_0 ; 27 ;
; in[3] ; 13 ;
; in[2] ; 13 ;
; in[1] ; 13 ;
; in[0] ; 12 ;
; start ; 5 ;
; reset ; 5 ;
; WideOr2~48 ; 1 ;
; farmer|CS.state_bit_2~483 ; 1 ;
; farmer|CS.state_bit_2~478 ; 1 ;
; WideOr0~67 ; 1 ;
; WideOr0~65 ; 1 ;
; farmer|CS.state_bit_0~755 ; 1 ;
; farmer|CS.state_bit_0~751 ; 1 ;
; farmer|CS.state_bit_1~1112 ; 1 ;
; farmer|CS.state_bit_1~1109 ; 1 ;
; farmer|CS.state_bit_4~465 ; 1 ;
; farmer|CS.state_bit_4~462 ; 1 ;
; farmer|CS.state_bit_3~401 ; 1 ;
; WideOr1~47 ; 1 ;
; WideOr2~47 ; 1 ;
; WideOr3~47 ; 1 ;
; WideOr3~40 ; 1 ;
; WideOr2~40 ; 1 ;
; WideOr2~39 ; 1 ;
; WideOr2~38 ; 1 ;
; WideOr2~37 ; 1 ;
; WideOr2~36 ; 1 ;
; WideOr2~35 ; 1 ;
; WideOr2~34 ; 1 ;
; WideOr1~40 ; 1 ;
; WideOr0~63 ; 1 ;
; WideOr0~57 ; 1 ;
; WideOr4~5 ; 1 ;
; CS.S8~60 ; 1 ;
+----------------------------+---------+
+-----------------------------------------------+
; Interconnect Usage Summary ;
+----------------------------+------------------+
; Interconnect Resource Type ; Usage ;
+----------------------------+------------------+
; Output enables ; 0 / 6 ( 0 % ) ;
; PIA buffers ; 16 / 288 ( 6 % ) ;
; PIAs ; 27 / 288 ( 9 % ) ;
+----------------------------+------------------+
+----------------------------------------------------------------------------+
; LAB External Interconnect ;
+----------------------------------------------+-----------------------------+
; LAB External Interconnects (Average = 3.38) ; Number of LABs (Total = 3) ;
+----------------------------------------------+-----------------------------+
; 0 ; 5 ;
; 1 ; 0 ;
; 2 ; 0 ;
; 3 ; 0 ;
; 4 ; 0 ;
; 5 ; 1 ;
; 6 ; 0 ;
; 7 ; 0 ;
; 8 ; 0 ;
; 9 ; 0 ;
; 10 ; 0 ;
; 11 ; 2 ;
+----------------------------------------------+-----------------------------+
+----------------------------------------------------------------------+
; LAB Macrocells ;
+----------------------------------------+-----------------------------+
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -