📄 sinewave.fit.rpt
字号:
; N9 ; 107 ; 4 ; GND* ; ; ; ; Column I/O ; ;
; N10 ; 110 ; 4 ; GND* ; ; ; ; Column I/O ; ;
; N11 ; 118 ; 4 ; GND* ; ; ; ; Column I/O ; ;
; N12 ; 119 ; 4 ; GND* ; ; ; ; Column I/O ; ;
; N13 ; 131 ; 3 ; GND* ; ; ; ; Row I/O ; ;
; N14 ; 140 ; 3 ; GND* ; ; ; ; Row I/O ; ;
; N15 ; 135 ; 3 ; GND* ; ; ; ; Row I/O ; ;
; N16 ; 136 ; 3 ; GND* ; ; ; ; Row I/O ; ;
; P1 ; ; 1 ; VCCIO1 ; power ; ; 3.3V ; -- ; ;
; P2 ; 67 ; 1 ; GND* ; ; ; ; Row I/O ; ;
; P3 ; 68 ; 1 ; GND* ; ; ; ; Row I/O ; ;
; P4 ; 73 ; 4 ; GND* ; ; ; ; Column I/O ; ;
; P5 ; 77 ; 4 ; GND* ; ; ; ; Column I/O ; ;
; P6 ; 82 ; 4 ; GND* ; ; ; ; Column I/O ; ;
; P7 ; 88 ; 4 ; GND* ; ; ; ; Column I/O ; ;
; P8 ; 97 ; 4 ; GND* ; ; ; ; Column I/O ; ;
; P9 ; 106 ; 4 ; GND* ; ; ; ; Column I/O ; ;
; P10 ; 111 ; 4 ; GND* ; ; ; ; Column I/O ; ;
; P11 ; 113 ; 4 ; GND* ; ; ; ; Column I/O ; ;
; P12 ; 123 ; 4 ; GND* ; ; ; ; Column I/O ; ;
; P13 ; 128 ; 4 ; GND* ; ; ; ; Column I/O ; ;
; P14 ; 132 ; 3 ; GND* ; ; ; ; Row I/O ; ;
; P15 ; 133 ; 3 ; GND* ; ; ; ; Row I/O ; ;
; P16 ; ; 3 ; VCCIO3 ; power ; ; 3.3V ; -- ; ;
; R1 ; 66 ; 1 ; GND* ; ; ; ; Row I/O ; ;
; R2 ; 70 ; 4 ; GND* ; ; ; ; Column I/O ; ;
; R3 ; 72 ; 4 ; GND* ; ; ; ; Column I/O ; ;
; R4 ; 74 ; 4 ; GND* ; ; ; ; Column I/O ; ;
; R5 ; 76 ; 4 ; GND* ; ; ; ; Column I/O ; ;
; R6 ; 83 ; 4 ; GND* ; ; ; ; Column I/O ; ;
; R7 ; 87 ; 4 ; GND* ; ; ; ; Column I/O ; ;
; R8 ; 90 ; 4 ; GND* ; ; ; ; Column I/O ; ;
; R9 ; 103 ; 4 ; GND* ; ; ; ; Column I/O ; ;
; R10 ; 108 ; 4 ; GND* ; ; ; ; Column I/O ; ;
; R11 ; 112 ; 4 ; GND* ; ; ; ; Column I/O ; ;
; R12 ; 124 ; 4 ; GND* ; ; ; ; Column I/O ; ;
; R13 ; 126 ; 4 ; GND* ; ; ; ; Column I/O ; ;
; R14 ; 127 ; 4 ; GND* ; ; ; ; Column I/O ; ;
; R15 ; 130 ; 4 ; GND* ; ; ; ; Column I/O ; ;
; R16 ; 134 ; 3 ; GND* ; ; ; ; Row I/O ; ;
; T1 ; ; ; GND ; gnd ; ; ; -- ; ;
; T2 ; 71 ; 4 ; GND* ; ; ; ; Column I/O ; ;
; T3 ; ; 4 ; VCCIO4 ; power ; ; 3.3V ; -- ; ;
; T4 ; 75 ; 4 ; GND* ; ; ; ; Column I/O ; ;
; T5 ; ; ; GND ; gnd ; ; ; -- ; ;
; T6 ; 86 ; 4 ; GND* ; ; ; ; Column I/O ; ;
; T7 ; ; ; VCCINT ; power ; ; 1.5V ; -- ; ;
; T8 ; 91 ; 4 ; GND* ; ; ; ; Column I/O ; ;
; T9 ; 104 ; 4 ; GND* ; ; ; ; Column I/O ; ;
; T10 ; ; ; VCCINT ; power ; ; 1.5V ; -- ; ;
; T11 ; 109 ; 4 ; GND* ; ; ; ; Column I/O ; ;
; T12 ; ; ; GND ; gnd ; ; ; -- ; ;
; T13 ; 125 ; 4 ; GND* ; ; ; ; Column I/O ; ;
; T14 ; ; 4 ; VCCIO4 ; power ; ; 3.3V ; -- ; ;
; T15 ; 129 ; 4 ; GND* ; ; ; ; Column I/O ; ;
; T16 ; ; ; GND ; gnd ; ; ; -- ; ;
+----------+------------+----------+----------------------+--------+--------------+---------+------------+-----------------+
+------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO ;
+---------------------+-------+------------------------------------+
; I/O Standard ; Load ; Termination Resistance ;
+---------------------+-------+------------------------------------+
; LVTTL ; 10 pF ; Not Available ;
; LVCMOS ; 10 pF ; Not Available ;
; 2.5 V ; 10 pF ; Not Available ;
; 1.8 V ; 10 pF ; Not Available ;
; 1.5 V ; 10 pF ; Not Available ;
; SSTL-3 Class I ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-3 Class II ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class I ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential SSTL-2 ; 30 pF ; (See SSTL-2) ;
; 3.3-V PCI ; 10 pF ; 25 Ohm (Parallel) ;
; LVDS ; 4 pF ; 100 Ohm (Differential) ;
; RSDS ; 0 pF ; 100 Ohm (Differential) ;
+---------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity ;
+---------------------------------------------------------------------------------------------------+-------------+--------------+-------------+------+--------------+--------------+-------------------+------------------+-----------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Compilation Hierarchy Node ; Logic Cells ; LC Registers ; Memory Bits ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Full Hierarchy Name ;
+---------------------------------------------------------------------------------------------------+-------------+--------------+-------------+------+--------------+--------------+-------------------+------------------+-----------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |SINEWAVE ; 302 (21) ; 240 ; 3072 ; 14 ; 0 ; 62 (4) ; 70 (1) ; 170 (16) ; 53 (16) ; |SINEWAVE ;
; |altsyncram:Mux_rtl_0| ; 0 (0) ; 0 ; 2048 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; |SINEWAVE|altsyncram:Mux_rtl_0 ;
; |altsyncram_mcj:auto_generated| ; 0 (0) ; 0 ; 2048 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; |SINEWAVE|altsyncram:Mux_rtl_0|altsyncram_mcj:auto_generated ;
; |sld_hub:sld_hub_inst| ; 102 (25) ; 71 ; 0 ; 0 ; 0 ; 31 (19) ; 14 (0) ; 57 (6) ; 5 (0) ; |SINEWAVE|sld_hub:sld_hub_inst ;
; |lpm_decode:instruction_decoder| ; 5 (0) ; 5 ; 0 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 5 (0) ; 0 (0) ; |SINEWAVE|sld_hub:sld_hub_inst|lpm_decode:instruction_decoder ;
; |decode_9ie:auto_generated| ; 5 (5) ; 5 ; 0 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 5 (5) ; 0 (0) ; |SINEWAVE|sld_hub:sld_hub_inst|lpm_decode:instruction_decoder|decode_9ie:auto_generated ;
; |lpm_shiftreg:jtag_ir_register| ; 10 (10) ; 10 ; 0 ; 0 ; 0 ; 0 (0) ; 8 (8) ; 2 (2) ; 0 (0) ; |SINEWAVE|sld_hub:sld_hub_inst|lpm_shiftreg:jtag_ir_register ;
; |sld_dffex:BROADCAST| ; 1 (1) ; 1 ; 0 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 1 (1) ; 0 (0) ; |SINEWAVE|sld_hub:sld_hub_inst|sld_dffex:BROADCAST ;
; |sld_dffex:IRF_ENA_0| ; 1 (1) ; 1 ; 0 ; 0 ; 0 ; 0 (0) ; 1 (1) ; 0 (0) ; 0 (0) ; |SINEWAVE|sld_hub:sld_hub_inst|sld_dffex:IRF_ENA_0 ;
; |sld_dffex:IRF_ENA| ; 1 (1) ; 1 ; 0 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 1 (1) ; 0 (0) ; |SINEWAVE|sld_hub:sld_hub_inst|sld_dffex:IRF_ENA ;
; |sld_dffex:IRSR| ; 9 (9) ; 8 ; 0 ; 0 ; 0 ; 1 (1) ; 0 (0) ; 8 (8) ; 0 (0) ; |SINEWAVE|sld_hub:sld_hub_inst|sld_dffex:IRSR ;
; |sld_dffex:RESET| ; 1 (1) ; 1 ; 0 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 1 (1) ; 0 (0) ; |SINEWAVE|sld_hub:sld_hub_inst|sld_dffex:RESET ;
; |sld_dffex:\GEN_IRF:1:IRF| ; 5 (5) ; 5 ; 0 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 5 (5) ; 0 (0) ; |SINEWAVE|sld_hub:sld_hub_inst|sld_dffex:\GEN_IRF:1:IRF ;
; |sld_dffex:\GEN_SHADOW_IRF:1:S_IRF| ; 5 (5) ; 5 ; 0 ; 0 ; 0 ; 0 (0) ; 5 (5) ; 0 (0) ; 0 (0) ; |SINEWAVE|sld_hub:sld_hub_inst|sld_dffex:\GEN_SHADOW_IRF:1:S_IRF ;
; |sld_jtag_state_machine:jtag_state_machine| ; 21 (21) ; 19 ; 0 ; 0 ; 0 ; 2 (2) ; 0 (0) ; 19 (19) ; 0 (0) ; |SINEWAVE|sld_hub:sld_hub_inst|sld_jtag_state_machine:jtag_state_machine ;
; |sld_rom_sr:HUB_INFO_REG| ; 18 (18) ; 9 ; 0 ; 0 ; 0 ; 9 (9) ; 0 (0) ; 9 (9) ; 5 (5) ; |SINEWAVE|sld_hub:sld_hub_inst|sld_rom_sr:HUB_INFO_REG ;
; |sld_signaltap:auto_signaltap_0| ; 179 (19) ; 152 ; 1024 ; 0 ; 0 ; 27 (2) ; 55 (8) ⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -