_primary.vhd

来自「该篇电子文档及其附件详细介绍了xilinx公司FPGA开发工具中ChipScop」· VHDL 代码 · 共 10 行

library verilog;
use verilog.vl_types.all;
entity lfsr is
    port(
        rst_n           : in     vl_logic;
        clk             : in     vl_logic;
        q               : out    vl_logic_vector(31 downto 0)
    );
end lfsr;