pn.xml

用VHDL语言编写的PN码产生程序

<?xml version='1.0' encoding='utf-8' ?>
<!DOCTYPE document SYSTEM "file:///D:/Program Files/Xilinx ISE 7.1i/acr2/data/xmlReportxbr.dtd">
<document><ascFile>pn.rpt</ascFile><devFile>D:/Program Files/Xilinx ISE 7.1i/acr2/data/xa2c32a.chp</devFile><mfdFile>pn.mfd</mfdFile><htmlFile logo="coolrunnerII_logo.jpg" pin_legend="pinlegend.htm" logic_legend="logiclegend.htm"/><header pkg="VQ44" date=" 4-11-2007" time=" 10:41AM" speed="-6" design="pn" device="XA2C32A" status="1" eqnType="1" version="1.0" statusStr="Successful" swVersion="H.38"/><global_inputs id="clk" use="GCK"/><pin id="FB1_MC1_PIN38" use="O" iostd="LVCMOS18" pinnum="38" signal="seq10_SPECSIG"/><pin id="FB1_MC2_PIN37" use="O" iostd="LVCMOS18" pinnum="37" signal="seq11_SPECSIG"/><pin id="FB1_MC3_PIN36" use="O" iostd="LVCMOS18" pinnum="36" signal="seq12_SPECSIG"/><pin id="FB1_MC4_PIN34" use="O" iostd="LVCMOS18" pinnum="34" signal="seq13_SPECSIG"/><pin id="FB1_MC5_PIN33" use="O" iostd="LVCMOS18" pinnum="33" signal="seq14_SPECSIG"/><pin id="FB1_MC6_PIN32" use="O" iostd="LVCMOS18" pinnum="32" signal="seq15_SPECSIG"/><pin id="FB1_MC7_PIN31" use="O" iostd="LVCMOS18" pinnum="31" signal="seq1_SPECSIG"/><pin id="FB1_MC8_PIN30" use="O" iostd="LVCMOS18" pinnum="30" signal="seq2_SPECSIG"/><pin id="FB1_MC9_PIN29" use="O" iostd="LVCMOS18" pinnum="29" signal="seq3_SPECSIG"/><pin id="FB1_MC10_PIN28" use="O" iostd="LVCMOS18" pinnum="28" signal="seq4_SPECSIG"/><pin id="FB1_MC11_PIN27" use="O" iostd="LVCMOS18" pinnum="27" signal="seq5_SPECSIG"/><pin id="FB1_MC12_PIN23" use="O" iostd="LVCMOS18" pinnum="23" signal="seq6_SPECSIG"/><pin id="FB1_MC13_PIN22" use="O" iostd="LVCMOS18" pinnum="22" signal="seq7_SPECSIG"/><pin id="FB1_MC14_PIN21" use="O" iostd="LVCMOS18" pinnum="21" signal="seq8_SPECSIG"/><pin id="FB1_MC15_PIN20" use="O" iostd="LVCMOS18" pinnum="20" signal="seq9_SPECSIG"/><pin id="FB1_MC16_PIN19" use="b_SPECSIG" pinnum="19" signal="new_reg4_SPECSIG"/><pin id="FB2_MC1_PIN39" pinnum="39"/><pin id="FB2_MC2_PIN40" pinnum="40"/><pin id="FB2_MC3_PIN41" pinnum="41"/><pin id="FB2_MC4_PIN42" pinnum="42"/><pin id="FB2_MC5_PIN43" use="GCK" iostd="LVCMOS18" pinnum="43" signal="clk"/><pin id="FB2_MC6_PIN44" pinnum="44"/><pin id="FB2_MC7_PIN1" pinnum="1"/><pin id="FB2_MC8_PIN2" pinnum="2"/><pin id="FB2_MC9_PIN3" pinnum="3"/><pin id="FB2_MC10_PIN5" pinnum="5"/><pin id="FB2_MC11_PIN6" use="b_SPECSIG" pinnum="6" signal="registers_0"/><pin id="FB2_MC12_PIN8" use="b_SPECSIG" pinnum="8" signal="registers3_SPECSIG"/><pin id="FB2_MC13_PIN12" use="b_SPECSIG" pinnum="12" signal="registers2_SPECSIG"/><pin id="FB2_MC14_PIN13" use="b_SPECSIG" pinnum="13" signal="registers1_SPECSIG"/><pin id="FB2_MC15_PIN14" use="b_SPECSIG" pinnum="14" signal="new_reg2_SPECSIG"/><pin id="FB2_MC16_PIN16" use="b_SPECSIG" pinnum="16" signal="new_reg1_SPECSIG"/><pin id="FB_PIN35" use="VCCAUX" pinnum="35"/><pin id="FB_PIN7" use="VCCIO-1.8" pinnum="7"/><pin id="FB_PIN15" use="VCC" pinnum="15"/><pin id="FB_PIN26" use="VCCIO-1.8" pinnum="26"/><fblock id="FB1" pinUse="15"><macrocell id="FB1_MC1" pin="FB1_MC1_PIN38" sigUse="1" signal="seq10_SPECSIG"><eq_pterm ptindx="FB1_10"/></macrocell><macrocell id="FB1_MC2" pin="FB1_MC2_PIN37" sigUse="1" signal="seq11_SPECSIG"><eq_pterm ptindx="FB1_10"/></macrocell><macrocell id="FB1_MC3" pin="FB1_MC3_PIN36" sigUse="1" signal="seq12_SPECSIG"><eq_pterm ptindx="FB1_10"/></macrocell><macrocell id="FB1_MC4" pin="FB1_MC4_PIN34" sigUse="1" signal="seq13_SPECSIG"><eq_pterm ptindx="FB1_10"/></macrocell><macrocell id="FB1_MC5" pin="FB1_MC5_PIN33" sigUse="1" signal="seq14_SPECSIG"><eq_pterm ptindx="FB1_10"/></macrocell><macrocell id="FB1_MC6" pin="FB1_MC6_PIN32" sigUse="1" signal="seq15_SPECSIG"><eq_pterm ptindx="FB1_10"/></macrocell><macrocell id="FB1_MC7" pin="FB1_MC7_PIN31" sigUse="1" signal="seq1_SPECSIG"><eq_pterm ptindx="FB1_10"/></macrocell><macrocell id="FB1_MC8" pin="FB1_MC8_PIN30" sigUse="1" signal="seq2_SPECSIG"><eq_pterm ptindx="FB1_10"/></macrocell><macrocell id="FB1_MC9" pin="FB1_MC9_PIN29" sigUse="1" signal="seq3_SPECSIG"><eq_pterm ptindx="FB1_10"/></macrocell><macrocell id="FB1_MC10" pin="FB1_MC10_PIN28" sigUse="1" signal="seq4_SPECSIG"><eq_pterm ptindx="FB1_10"/></macrocell><macrocell id="FB1_MC11" pin="FB1_MC11_PIN27" sigUse="1" signal="seq5_SPECSIG"><eq_pterm ptindx="FB1_10"/></macrocell><macrocell id="FB1_MC12" pin="FB1_MC12_PIN23" sigUse="1" signal="seq6_SPECSIG"><eq_pterm ptindx="FB1_10"/></macrocell><macrocell id="FB1_MC13" pin="FB1_MC13_PIN22" sigUse="1" signal="seq7_SPECSIG"><eq_pterm ptindx="FB1_10"/></macrocell><macrocell id="FB1_MC14" pin="FB1_MC14_PIN21" sigUse="1" signal="seq8_SPECSIG"><eq_pterm ptindx="FB1_10"/></macrocell><macrocell id="FB1_MC15" pin="FB1_MC15_PIN20" sigUse="1" signal="seq9_SPECSIG"><eq_pterm ptindx="FB1_10"/></macrocell><macrocell id="FB1_MC16" pin="FB1_MC16_PIN19" sigUse="2" signal="new_reg4_SPECSIG"><eq_pterm ptindx="FB1_1"/><eq_pterm ptindx="FB1_0"/></macrocell><fbinput id="FB1_I1" signal="registers3_SPECSIG"/><fbinput id="FB1_I2" signal="registers_0"/><PAL><pterm id="FB1_0"><signal id="registers3_SPECSIG" negated="ON"/><signal id="registers_0"/></pterm><pterm id="FB1_1"><signal id="registers3_SPECSIG"/><signal id="registers_0" negated="ON"/></pterm><pterm id="FB1_10"><signal id="registers3_SPECSIG"/></pterm><pterm id="FB1_13"><signal id="registers3_SPECSIG"/></pterm><pterm id="FB1_16"><signal id="registers3_SPECSIG"/></pterm><pterm id="FB1_19"><signal id="registers3_SPECSIG"/></pterm><pterm id="FB1_22"><signal id="registers3_SPECSIG"/></pterm><pterm id="FB1_25"><signal id="registers3_SPECSIG"/></pterm><pterm id="FB1_28"><signal id="registers3_SPECSIG"/></pterm><pterm id="FB1_31"><signal id="registers3_SPECSIG"/></pterm><pterm id="FB1_34"><signal id="registers3_SPECSIG"/></pterm><pterm id="FB1_37"><signal id="registers3_SPECSIG"/></pterm><pterm id="FB1_40"><signal id="registers3_SPECSIG"/></pterm><pterm id="FB1_43"><signal id="registers3_SPECSIG"/></pterm><pterm id="FB1_46"><signal id="registers3_SPECSIG"/></pterm><pterm id="FB1_49"><signal id="registers3_SPECSIG"/></pterm><pterm id="FB1_52"><signal id="registers3_SPECSIG"/></pterm></PAL><equation id="seq10_SPECSIG" regUse="DFF"><d1><eq_pterm ptindx="FB1_10"/></d1><clk><fastsig signal="clk"/></clk><prld ptindx="GND"/></equation><equation id="seq11_SPECSIG" regUse="DFF"><d1><eq_pterm ptindx="FB1_10"/></d1><clk><fastsig signal="clk"/></clk><prld ptindx="GND"/></equation><equation id="seq12_SPECSIG" regUse="DFF"><d1><eq_pterm ptindx="FB1_10"/></d1><clk><fastsig signal="clk"/></clk><prld ptindx="GND"/></equation><equation id="seq13_SPECSIG" regUse="DFF"><d1><eq_pterm ptindx="FB1_10"/></d1><clk><fastsig signal="clk"/></clk><prld ptindx="GND"/></equation><equation id="seq14_SPECSIG" regUse="DFF"><d1><eq_pterm ptindx="FB1_10"/></d1><clk><fastsig signal="clk"/></clk><prld ptindx="GND"/></equation><equation id="seq15_SPECSIG" regUse="DFF"><d1><eq_pterm ptindx="FB1_10"/></d1><clk><fastsig signal="clk"/></clk><prld ptindx="GND"/></equation><equation id="seq1_SPECSIG" regUse="DFF"><d1><eq_pterm ptindx="FB1_10"/></d1><clk><fastsig signal="clk"/></clk><prld ptindx="GND"/></equation><equation id="seq2_SPECSIG" regUse="DFF"><d1><eq_pterm ptindx="FB1_10"/></d1><clk><fastsig signal="clk"/></clk><prld ptindx="GND"/></equation><equation id="seq3_SPECSIG" regUse="DFF"><d1><eq_pterm ptindx="FB1_10"/></d1><clk><fastsig signal="clk"/></clk><prld ptindx="GND"/></equation><equation id="seq4_SPECSIG" regUse="DFF"><d1><eq_pterm ptindx="FB1_10"/></d1><clk><fastsig signal="clk"/></clk><prld ptindx="GND"/></equation><equation id="seq5_SPECSIG" regUse="DFF"><d1><eq_pterm ptindx="FB1_10"/></d1><clk><fastsig signal="clk"/></clk><prld ptindx="GND"/></equation><equation id="seq6_SPECSIG" regUse="DFF"><d1><eq_pterm ptindx="FB1_10"/></d1><clk><fastsig signal="clk"/></clk><prld ptindx="GND"/></equation><equation id="seq7_SPECSIG" regUse="DFF"><d1><eq_pterm ptindx="FB1_10"/></d1><clk><fastsig signal="clk"/></clk><prld ptindx="GND"/></equation><equation id="seq8_SPECSIG" regUse="DFF"><d1><eq_pterm ptindx="FB1_10"/></d1><clk><fastsig signal="clk"/></clk><prld ptindx="GND"/></equation><equation id="seq9_SPECSIG" regUse="DFF"><d1><eq_pterm ptindx="FB1_10"/></d1><clk><fastsig signal="clk"/></clk><prld ptindx="GND"/></equation><equation id="new_reg4_SPECSIG" regUse="DFF"><d2><eq_pterm ptindx="FB1_1"/><eq_pterm ptindx="FB1_0"/></d2><clk><fastsig signal="clk"/></clk><prld ptindx="GND"/></equation></fblock><fblock id="FB2" pinUse="0"><macrocell id="FB2_MC1" pin="FB2_MC1_PIN39"/><macrocell id="FB2_MC2" pin="FB2_MC2_PIN40"/><macrocell id="FB2_MC3" pin="FB2_MC3_PIN41"/><macrocell id="FB2_MC4" pin="FB2_MC4_PIN42"/><macrocell id="FB2_MC5" pin="FB2_MC5_PIN43"/><macrocell id="FB2_MC6" pin="FB2_MC6_PIN44"/><macrocell id="FB2_MC7" pin="FB2_MC7_PIN1"/><macrocell id="FB2_MC8" pin="FB2_MC8_PIN2"/><macrocell id="FB2_MC9" pin="FB2_MC9_PIN3"/><macrocell id="FB2_MC10" pin="FB2_MC10_PIN5"/><macrocell id="FB2_MC11" pin="FB2_MC11_PIN6" sigUse="1" signal="registers_0"><eq_pterm ptindx="FB2_40"/></macrocell><macrocell id="FB2_MC12" pin="FB2_MC12_PIN8" sigUse="1" signal="registers3_SPECSIG"><eq_pterm ptindx="FB2_43"/></macrocell><macrocell id="FB2_MC13" pin="FB2_MC13_PIN12" sigUse="1" signal="registers2_SPECSIG"><eq_pterm ptindx="FB2_46"/></macrocell><macrocell id="FB2_MC14" pin="FB2_MC14_PIN13" sigUse="1" signal="registers1_SPECSIG"><eq_pterm ptindx="FB2_49"/></macrocell><macrocell id="FB2_MC15" pin="FB2_MC15_PIN14" sigUse="1" signal="new_reg2_SPECSIG"><eq_pterm ptindx="FB2_52"/></macrocell><macrocell id="FB2_MC16" pin="FB2_MC16_PIN16" sigUse="1" signal="new_reg1_SPECSIG"><eq_pterm ptindx="FB2_55"/></macrocell><fbinput id="FB2_I1" signal="new_reg1_SPECSIG"/><fbinput id="FB2_I2" signal="new_reg2_SPECSIG"/><fbinput id="FB2_I3" signal="new_reg4_SPECSIG"/><fbinput id="FB2_I4" signal="registers1_SPECSIG"/><fbinput id="FB2_I5" signal="registers2_SPECSIG"/><fbinput id="FB2_I6" signal="seq9_SPECSIG"/><PAL><pterm id="FB2_40"><signal id="new_reg1_SPECSIG"/></pterm><pterm id="FB2_43"><signal id="new_reg4_SPECSIG"/></pterm><pterm id="FB2_46"><signal id="seq9_SPECSIG"/></pterm><pterm id="FB2_49"><signal id="new_reg2_SPECSIG"/></pterm><pterm id="FB2_52"><signal id="registers2_SPECSIG"/></pterm><pterm id="FB2_55"><signal id="registers1_SPECSIG"/></pterm></PAL><equation id="registers_0" regUse="DFF"><d1><eq_pterm ptindx="FB2_40"/></d1><clk><fastsig signal="clk"/></clk><prld ptindx="GND"/></equation><equation id="registers3_SPECSIG" regUse="DFFS_SPECSIG"><d1><eq_pterm ptindx="FB2_43"/></d1><clk><fastsig signal="clk"/></clk><prld ptindx="VCC"/></equation><equation id="registers2_SPECSIG" regUse="DFF"><d1><eq_pterm ptindx="FB2_46"/></d1><clk><fastsig signal="clk"/></clk><prld ptindx="GND"/></equation><equation id="registers1_SPECSIG" regUse="DFFS_SPECSIG"><d1><eq_pterm ptindx="FB2_49"/></d1><clk><fastsig signal="clk"/></clk><prld ptindx="VCC"/></equation><equation id="new_reg2_SPECSIG" regUse="DFF"><d1><eq_pterm ptindx="FB2_52"/></d1><clk><fastsig signal="clk"/></clk><prld ptindx="GND"/></equation><equation id="new_reg1_SPECSIG" regUse="DFF"><d1><eq_pterm ptindx="FB2_55"/></d1><clk><fastsig signal="clk"/></clk><prld ptindx="GND"/></equation></fblock><vcc/><gnd/><compOpts loc="ON" part="xa2c32a-6-VQ44" prld="LOW" slew="FAST" inreg="ON" iostd="LVCMOS18" mlopt="ON" gsropt="ON" gtsopt="ON" inputs="32" keepio="OFF" pterms="36" unused="GROUND" exhaust="OFF" gclkopt="ON" wysiwyg="OFF" blkfanin="38" datagate="ON" ignoredg="OFF" ignorets="OFF" optimize="DENSITY" terminate="FLOAT"/><specSig value="seq&lt;10&gt;" signal="seq10_SPECSIG"/><specSig value="seq&lt;11&gt;" signal="seq11_SPECSIG"/><specSig value="seq&lt;12&gt;" signal="seq12_SPECSIG"/><specSig value="seq&lt;13&gt;" signal="seq13_SPECSIG"/><specSig value="seq&lt;14&gt;" signal="seq14_SPECSIG"/><specSig value="seq&lt;15&gt;" signal="seq15_SPECSIG"/><specSig value="seq&lt;1&gt;" signal="seq1_SPECSIG"/><specSig value="seq&lt;2&gt;" signal="seq2_SPECSIG"/><specSig value="seq&lt;3&gt;" signal="seq3_SPECSIG"/><specSig value="seq&lt;4&gt;" signal="seq4_SPECSIG"/><specSig value="seq&lt;5&gt;" signal="seq5_SPECSIG"/><specSig value="seq&lt;6&gt;" signal="seq6_SPECSIG"/><specSig value="seq&lt;7&gt;" signal="seq7_SPECSIG"/><specSig value="seq&lt;8&gt;" signal="seq8_SPECSIG"/><specSig value="seq&lt;9&gt;" signal="seq9_SPECSIG"/><specSig value="(b)" signal="b_SPECSIG"/><specSig value="new_reg&lt;4&gt;" signal="new_reg4_SPECSIG"/><specSig value="registers&lt;3&gt;" signal="registers3_SPECSIG"/><specSig value="registers&lt;2&gt;" signal="registers2_SPECSIG"/><specSig value="registers&lt;1&gt;" signal="registers1_SPECSIG"/><specSig value="new_reg&lt;2&gt;" signal="new_reg2_SPECSIG"/><specSig value="new_reg&lt;1&gt;" signal="new_reg1_SPECSIG"/><specSig value="DFF/S" signal="DFFS_SPECSIG"/></document>