📄 iolpc23xx.h
字号:
__REG32 P0_11 : 2;
__REG32 P0_12 : 2;
__REG32 P0_13 : 2;
__REG32 P0_14 : 2;
__REG32 P0_15 : 2;
} __pinsel0_bits;
/* Pin function select register 1 */
typedef struct{
__REG32 P0_16 : 2;
__REG32 P0_17 : 2;
__REG32 P0_18 : 2;
__REG32 P0_19 : 2;
__REG32 P0_20 : 2;
__REG32 P0_21 : 2;
__REG32 P0_22 : 2;
__REG32 P0_23 : 2;
__REG32 P0_24 : 2;
__REG32 P0_25 : 2;
__REG32 P0_26 : 2;
__REG32 P0_27 : 2;
__REG32 P0_28 : 2;
__REG32 P0_29 : 2;
__REG32 P0_30 : 2;
__REG32 P0_31 : 2;
} __pinsel1_bits;
/* Pin function select register 2 */
typedef struct{
__REG32 P1_0 : 2;
__REG32 P1_1 : 2;
__REG32 P1_2 : 2;
__REG32 P1_3 : 2;
__REG32 P1_4 : 2;
__REG32 P1_5 : 2;
__REG32 P1_6 : 2;
__REG32 P1_7 : 2;
__REG32 P1_8 : 2;
__REG32 P1_9 : 2;
__REG32 P1_10 : 2;
__REG32 P1_11 : 2;
__REG32 P1_12 : 2;
__REG32 P1_13 : 2;
__REG32 P1_14 : 2;
__REG32 P1_15 : 2;
} __pinsel2_bits;
/* Pin function select register 3 */
typedef struct{
__REG32 P1_16 : 2;
__REG32 P1_17 : 2;
__REG32 P1_18 : 2;
__REG32 P1_19 : 2;
__REG32 P1_20 : 2;
__REG32 P1_21 : 2;
__REG32 P1_22 : 2;
__REG32 P1_23 : 2;
__REG32 P1_24 : 2;
__REG32 P1_25 : 2;
__REG32 P1_26 : 2;
__REG32 P1_27 : 2;
__REG32 P1_28 : 2;
__REG32 P1_29 : 2;
__REG32 P1_30 : 2;
__REG32 P1_31 : 2;
} __pinsel3_bits;
/* Pin function select register 4 */
typedef struct{
__REG32 P2_0 : 2;
__REG32 P2_1 : 2;
__REG32 P2_2 : 2;
__REG32 P2_3 : 2;
__REG32 P2_4 : 2;
__REG32 P2_5 : 2;
__REG32 P2_6 : 2;
__REG32 P2_7 : 2;
__REG32 P2_8 : 2;
__REG32 P2_9 : 2;
__REG32 P2_10 : 2;
__REG32 P2_11 : 2;
__REG32 P2_12 : 2;
__REG32 P2_13 : 2;
__REG32 P2_14 : 2;
__REG32 P2_15 : 2;
} __pinsel4_bits;
/* Pin function select register 5 */
typedef struct{
__REG32 P2_16 : 2;
__REG32 P2_17 : 2;
__REG32 P2_18 : 2;
__REG32 P2_19 : 2;
__REG32 P2_20 : 2;
__REG32 P2_21 : 2;
__REG32 P2_22 : 2;
__REG32 P2_23 : 2;
__REG32 P2_24 : 2;
__REG32 P2_25 : 2;
__REG32 P2_26 : 2;
__REG32 P2_27 : 2;
__REG32 P2_28 : 2;
__REG32 P2_29 : 2;
__REG32 P2_30 : 2;
__REG32 P2_31 : 2;
} __pinsel5_bits;
/* Pin function select register 6 */
typedef struct{
__REG32 P3_0 : 2;
__REG32 P3_1 : 2;
__REG32 P3_2 : 2;
__REG32 P3_3 : 2;
__REG32 P3_4 : 2;
__REG32 P3_5 : 2;
__REG32 P3_6 : 2;
__REG32 P3_7 : 2;
__REG32 P3_8 : 2;
__REG32 P3_9 : 2;
__REG32 P3_10 : 2;
__REG32 P3_11 : 2;
__REG32 P3_12 : 2;
__REG32 P3_13 : 2;
__REG32 P3_14 : 2;
__REG32 P3_15 : 2;
} __pinsel6_bits;
/* Pin function select register 7 */
typedef struct{
__REG32 P3_16 : 2;
__REG32 P3_17 : 2;
__REG32 P3_18 : 2;
__REG32 P3_19 : 2;
__REG32 P3_20 : 2;
__REG32 P3_21 : 2;
__REG32 P3_22 : 2;
__REG32 P3_23 : 2;
__REG32 P3_24 : 2;
__REG32 P3_25 : 2;
__REG32 P3_26 : 2;
__REG32 P3_27 : 2;
__REG32 P3_28 : 2;
__REG32 P3_29 : 2;
__REG32 P3_30 : 2;
__REG32 P3_31 : 2;
} __pinsel7_bits;
/* Pin function select register 8 */
typedef struct{
__REG32 P4_0 : 2;
__REG32 P4_1 : 2;
__REG32 P4_2 : 2;
__REG32 P4_3 : 2;
__REG32 P4_4 : 2;
__REG32 P4_5 : 2;
__REG32 P4_6 : 2;
__REG32 P4_7 : 2;
__REG32 P4_8 : 2;
__REG32 P4_9 : 2;
__REG32 P4_10 : 2;
__REG32 P4_11 : 2;
__REG32 P4_12 : 2;
__REG32 P4_13 : 2;
__REG32 P4_14 : 2;
__REG32 P4_15 : 2;
} __pinsel8_bits;
/* Pin function select register 9 */
typedef struct{
__REG32 P4_16 : 2;
__REG32 P4_17 : 2;
__REG32 P4_18 : 2;
__REG32 P4_19 : 2;
__REG32 P4_20 : 2;
__REG32 P4_21 : 2;
__REG32 P4_22 : 2;
__REG32 P4_23 : 2;
__REG32 P4_24 : 2;
__REG32 P4_25 : 2;
__REG32 P4_26 : 2;
__REG32 P4_27 : 2;
__REG32 P4_28 : 2;
__REG32 P4_29 : 2;
__REG32 P4_30 : 2;
__REG32 P4_31 : 2;
} __pinsel9_bits;
/* Pin function select register 10 */
typedef struct{
__REG32 : 3;
__REG32 GPIO_TRACE : 1;
__REG32 :28;
} __pinsel10_bits;
/* GPIO0 registers */
typedef struct{
__REG32 P0_0 : 1;
__REG32 P0_1 : 1;
__REG32 P0_2 : 1;
__REG32 P0_3 : 1;
__REG32 P0_4 : 1;
__REG32 P0_5 : 1;
__REG32 P0_6 : 1;
__REG32 P0_7 : 1;
__REG32 P0_8 : 1;
__REG32 P0_9 : 1;
__REG32 P0_10 : 1;
__REG32 P0_11 : 1;
__REG32 P0_12 : 1;
__REG32 P0_13 : 1;
__REG32 P0_14 : 1;
__REG32 P0_15 : 1;
__REG32 P0_16 : 1;
__REG32 P0_17 : 1;
__REG32 P0_18 : 1;
__REG32 P0_19 : 1;
__REG32 P0_20 : 1;
__REG32 P0_21 : 1;
__REG32 P0_22 : 1;
__REG32 P0_23 : 1;
__REG32 P0_24 : 1;
__REG32 P0_25 : 1;
__REG32 P0_26 : 1;
__REG32 P0_27 : 1;
__REG32 P0_28 : 1;
__REG32 P0_29 : 1;
__REG32 P0_30 : 1;
__REG32 P0_31 : 1;
} __gpio0_bits;
/* GPIO1 registers */
typedef struct{
__REG32 P1_0 : 1;
__REG32 P1_1 : 1;
__REG32 P1_2 : 1;
__REG32 P1_3 : 1;
__REG32 P1_4 : 1;
__REG32 P1_5 : 1;
__REG32 P1_6 : 1;
__REG32 P1_7 : 1;
__REG32 P1_8 : 1;
__REG32 P1_9 : 1;
__REG32 P1_10 : 1;
__REG32 P1_11 : 1;
__REG32 P1_12 : 1;
__REG32 P1_13 : 1;
__REG32 P1_14 : 1;
__REG32 P1_15 : 1;
__REG32 P1_16 : 1;
__REG32 P1_17 : 1;
__REG32 P1_18 : 1;
__REG32 P1_19 : 1;
__REG32 P1_20 : 1;
__REG32 P1_21 : 1;
__REG32 P1_22 : 1;
__REG32 P1_23 : 1;
__REG32 P1_24 : 1;
__REG32 P1_25 : 1;
__REG32 P1_26 : 1;
__REG32 P1_27 : 1;
__REG32 P1_28 : 1;
__REG32 P1_29 : 1;
__REG32 P1_30 : 1;
__REG32 P1_31 : 1;
} __gpio1_bits;
/* GPIO2 registers */
typedef struct{
__REG32 P2_0 : 1;
__REG32 P2_1 : 1;
__REG32 P2_2 : 1;
__REG32 P2_3 : 1;
__REG32 P2_4 : 1;
__REG32 P2_5 : 1;
__REG32 P2_6 : 1;
__REG32 P2_7 : 1;
__REG32 P2_8 : 1;
__REG32 P2_9 : 1;
__REG32 P2_10 : 1;
__REG32 P2_11 : 1;
__REG32 P2_12 : 1;
__REG32 P2_13 : 1;
__REG32 P2_14 : 1;
__REG32 P2_15 : 1;
__REG32 P2_16 : 1;
__REG32 P2_17 : 1;
__REG32 P2_18 : 1;
__REG32 P2_19 : 1;
__REG32 P2_20 : 1;
__REG32 P2_21 : 1;
__REG32 P2_22 : 1;
__REG32 P2_23 : 1;
__REG32 P2_24 : 1;
__REG32 P2_25 : 1;
__REG32 P2_26 : 1;
__REG32 P2_27 : 1;
__REG32 P2_28 : 1;
__REG32 P2_29 : 1;
__REG32 P2_30 : 1;
__REG32 P2_31 : 1;
} __gpio2_bits;
/* GPIO3 registers */
typedef struct{
__REG32 P3_0 : 1;
__REG32 P3_1 : 1;
__REG32 P3_2 : 1;
__REG32 P3_3 : 1;
__REG32 P3_4 : 1;
__REG32 P3_5 : 1;
__REG32 P3_6 : 1;
__REG32 P3_7 : 1;
__REG32 P3_8 : 1;
__REG32 P3_9 : 1;
__REG32 P3_10 : 1;
__REG32 P3_11 : 1;
__REG32 P3_12 : 1;
__REG32 P3_13 : 1;
__REG32 P3_14 : 1;
__REG32 P3_15 : 1;
__REG32 P3_16 : 1;
__REG32 P3_17 : 1;
__REG32 P3_18 : 1;
__REG32 P3_19 : 1;
__REG32 P3_20 : 1;
__REG32 P3_21 : 1;
__REG32 P3_22 : 1;
__REG32 P3_23 : 1;
__REG32 P3_24 : 1;
__REG32 P3_25 : 1;
__REG32 P3_26 : 1;
__REG32 P3_27 : 1;
__REG32 P3_28 : 1;
__REG32 P3_29 : 1;
__REG32 P3_30 : 1;
__REG32 P3_31 : 1;
} __gpio3_bits;
/* GPIO4 registers */
typedef struct{
__REG32 P4_0 : 1;
__REG32 P4_1 : 1;
__REG32 P4_2 : 1;
__REG32 P4_3 : 1;
__REG32 P4_4 : 1;
__REG32 P4_5 : 1;
__REG32 P4_6 : 1;
__REG32 P4_7 : 1;
__REG32 P4_8 : 1;
__REG32 P4_9 : 1;
__REG32 P4_10 : 1;
__REG32 P4_11 : 1;
__REG32 P4_12 : 1;
__REG32 P4_13 : 1;
__REG32 P4_14 : 1;
__REG32 P4_15 : 1;
__REG32 P4_16 : 1;
__REG32 P4_17 : 1;
__REG32 P4_18 : 1;
__REG32 P4_19 : 1;
__REG32 P4_20 : 1;
__REG32 P4_21 : 1;
__REG32 P4_22 : 1;
__REG32 P4_23 : 1;
__REG32 P4_24 : 1;
__REG32 P4_25 : 1;
__REG32 P4_26 : 1;
__REG32 P4_27 : 1;
__REG32 P4_28 : 1;
__REG32 P4_29 : 1;
__REG32 P4_30 : 1;
__REG32 P4_31 : 1;
} __gpio4_bits;
/* GPIO overall Interrupt Status register */
typedef struct{
__REG32 P0Int : 1;
__REG32 : 1;
__REG32 P1Int : 1;
__REG32 :29;
}__iointst_bits;
/* MAC Configuration Register 1 */
typedef struct{
__REG32 RE : 1;
__REG32 PARF : 1;
__REG32 RXFC : 1;
__REG32 TXFC : 1;
__REG32 LB : 1;
__REG32 : 3;
__REG32 RSTTX : 1;
__REG32 RSTMCSTX : 1;
__REG32 RSTRX : 1;
__REG32 RSTMCSRX : 1;
__REG32 : 2;
__REG32 SRST : 1;
__REG32 SOFTRST : 1;
__REG32 :16;
}__mac1_bits;
/* MAC Configuration Register 2 */
typedef struct{
__REG32 FD : 1;
__REG32 FLC : 1;
__REG32 HFE : 1;
__REG32 DLYCRC : 1;
__REG32 CRCEN : 1;
__REG32 PADCRCEN : 1;
__REG32 VLANCRCEN : 1;
__REG32 ADPE : 1;
__REG32 PPE : 1;
__REG32 LPE : 1;
__REG32 : 2;
__REG32 NOBACKOFF : 1;
__REG32 BP : 1;
__REG32 ED : 1;
__REG32 :17;
}__mac2_bits;
/* Back-to-Back Inter-Packet-Gap Register */
typedef struct{
__REG32 IPG : 7;
__REG32 :25;
}__ipgt_bits;
/* Non Back-to-Back Inter-Packet-Gap Register */
typedef struct{
__REG32 IPGR : 7;
__REG32 :25;
}__ipgr_bits;
/*Collision Window / Retry Register */
typedef struct{
__REG32 RM : 4;
__REG32 : 4;
__REG32 CW : 6;
__REG32 :18;
}__clrt_bits;
/* Maximum Frame Register */
typedef struct{
__REG32 MAXF :16;
__REG32 :16;
}__maxf_bits;
/* PHY Support Register */
typedef struct{
__REG32 : 8;
__REG32 SPEED : 1;
__REG32 : 2;
__REG32 RESET_RMII : 1;
__REG32 :20;
}__supp_bits;
/* Test Register */
typedef struct{
__REG32 SPQ : 1;
__REG32 TP : 1;
__REG32 TB : 1;
__REG32 :29;
}__test_bits;
/* MII Mgmt Configuration Register */
typedef struct{
__REG32 SI : 1;
__REG32 SP : 1;
__REG32 CS : 3;
__REG32 :10;
__REG32 RSTMIIMGMT : 1;
__REG32 :16;
}__mcfg_bits;
/* MII Mgmt Command Register */
typedef struct{
__REG32 READ : 1;
__REG32 SCAN : 1;
__REG32 :30;
}__mcmd_bits;
/* MII Mgmt Address Register */
typedef struct{
__REG32 REGADDR : 5;
__REG32 : 3;
__REG32 PHY_ADDR : 5;
__REG32 :19;
}__madr_bits;
/* MII Mgmt Write Data Register */
typedef struct{
__REG32 WRITEDATA :16;
__REG32 :16;
}__mwtd_bits;
/* MII Mgmt Read Data Register */
typedef struct{
__REG32 READDATA :16;
__REG32 :16;
}__mrdd_bits;
/* MII Mgmt Indicators Register */
typedef struct{
__REG32 BUSY : 1;
__REG32 SCANNING : 1;
__REG32 NOT_VALID : 1;
__REG32 MII_LINC_FAIL : 1;
__REG32 :28;
}__mind_bits;
/* Station Address 0 Register */
typedef struct{
__REG32 STATION_ADDR_2 : 8;
__REG32 STATION_ADDR_1 : 8;
__REG32 :16;
}__sa0_bits;
/* Station Address 1 Register */
typedef struct{
__REG32 STATION_ADDR_4 : 8;
__REG32 STATION_ADDR_3 : 8;
__REG32 :16;
}__sa1_bits;
/* Station Address 2 Register */
typedef struct{
__REG32 STATION_ADDR_6 : 8;
__REG32 STATION_ADDR_5 : 8;
__REG32 :16;
}__sa2_bits;
/* Command Register */
typedef struct{
__REG32 RxEnable : 1;
__REG32 TxEnable : 1;
__REG32 : 1;
__REG32 RegReset : 1;
__REG32 TxReset : 1;
__REG32 RxReset : 1;
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -