📄 dds.fit.rpt
字号:
; EC6_A ; lpm_rom0:inst|altsyncram:altsyncram_component|altrom:rom|q[6] ; RAM ; Off ;
; EC1_A ; lpm_rom1:inst3|altsyncram:altsyncram_component|altrom:rom|q[0] ; RAM ; Off ;
; EC4_A ; lpm_rom0:inst|altsyncram:altsyncram_component|altrom:rom|q[0] ; RAM ; Off ;
+--------+----------------------------------------------------------------+------+-------+
+-----------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals ;
+-------------------------------------------------------------------------------+---------+
; Name ; Fan-Out ;
+-------------------------------------------------------------------------------+---------+
; clk ; 43 ;
; pin:inst1|address[2]~32 ; 25 ;
; pin:inst1|address[4]~34 ; 25 ;
; pin:inst1|address[0]~30 ; 25 ;
; pin:inst1|address[1]~31 ; 25 ;
; pin:inst1|address[6]~36 ; 25 ;
; pin:inst1|address[7]~37 ; 25 ;
; pin:inst1|address[5]~35 ; 25 ;
; pin:inst1|address[3]~33 ; 25 ;
; kbscan:inst6|cnt[0]~57 ; 12 ;
; bo_select[0] ; 12 ;
; bo_select[1] ; 12 ;
; kbscan:inst6|cnt[1]~58 ; 10 ;
; row[0] ; 8 ;
; row[2] ; 8 ;
; row[1] ; 6 ;
; kbscan:inst6|int0~4 ; 5 ;
; selec:inst8|bo_xing[3]~76 ; 2 ;
; row[3] ; 2 ;
; selec:inst8|bo_xing[4]~75 ; 2 ;
; rtl~21 ; 2 ;
; pin:inst1|lpm_add_sub:add_rtl_0|addcore:adder|a_csnbuffer:result_node|cout[1] ; 2 ;
; pin:inst1|lpm_add_sub:add_rtl_0|addcore:adder|a_csnbuffer:result_node|cout[5] ; 2 ;
; pin:inst1|lpm_add_sub:add_rtl_0|addcore:adder|a_csnbuffer:result_node|cout[3] ; 2 ;
; pin:inst1|lpm_add_sub:add_rtl_0|addcore:adder|a_csnbuffer:result_node|cout[4] ; 2 ;
; pin:inst1|lpm_add_sub:add_rtl_0|addcore:adder|a_csnbuffer:result_node|cout[0] ; 2 ;
; pin:inst1|lpm_add_sub:add_rtl_0|addcore:adder|a_csnbuffer:result_node|cout[6] ; 2 ;
; pin:inst1|lpm_add_sub:add_rtl_0|addcore:adder|a_csnbuffer:result_node|cout[2] ; 2 ;
; selec:inst8|bo_xing[7]~72 ; 2 ;
; selec:inst8|bo_xing[5]~74 ; 2 ;
; selec:inst8|bo_xing[0]~79 ; 2 ;
; selec:inst8|bo_xing[1]~78 ; 2 ;
; selec:inst8|bo_xing[6]~73 ; 2 ;
; selec:inst8|bo_xing[2]~77 ; 2 ;
; lpm_rom0:inst|altsyncram:altsyncram_component|altrom:rom|q[3] ; 1 ;
; lpm_rom3:inst4|altsyncram:altsyncram_component|altrom:rom|q[3] ; 1 ;
; kbscan:inst6|add~16 ; 1 ;
; pass:inst2|freq_out[5]~57 ; 1 ;
; pass:inst2|freq_out[6]~58 ; 1 ;
; freq[6] ; 1 ;
; kbscan:inst6|col[0]~36 ; 1 ;
; cs4~0 ; 1 ;
; lpm_rom0:inst|altsyncram:altsyncram_component|altrom:rom|q[0] ; 1 ;
; lpm_rom1:inst3|altsyncram:altsyncram_component|altrom:rom|q[0] ; 1 ;
; freq[1] ; 1 ;
; lpm_rom1:inst3|altsyncram:altsyncram_component|altrom:rom|q[6] ; 1 ;
; lpm_rom3:inst4|altsyncram:altsyncram_component|altrom:rom|q[6] ; 1 ;
; lpm_rom0:inst|altsyncram:altsyncram_component|altrom:rom|q[7] ; 1 ;
; pass:inst2|freq_out[0]~52 ; 1 ;
; lpm_rom1:inst3|altsyncram:altsyncram_component|altrom:rom|q[7] ; 1 ;
+-------------------------------------------------------------------------------+---------+
+--------------------------------------------------------------------------------------------------------+
; Peripheral Signals ;
+---------------------+---------+---------------+-----------------+---------------------------+----------+
; Peripheral Signal ; Source ; Usage ; Dedicated Clock ; Peripheral Control Signal ; Polarity ;
+---------------------+---------+---------------+-----------------+---------------------------+----------+
; kbscan:inst6|int0~3 ; LC1_C12 ; Output enable ; no ; yes ; +ve ;
+---------------------+---------+---------------+-----------------+---------------------------+----------+
+-------------------------------------------+
; LAB ;
+--------------------------+----------------+
; Number of Logic Elements ; Number of LABs ;
+--------------------------+----------------+
; 0 ; 52 ;
; 1 ; 12 ;
; 2 ; 0 ;
; 3 ; 1 ;
; 4 ; 1 ;
; 5 ; 2 ;
; 6 ; 0 ;
; 7 ; 2 ;
; 8 ; 2 ;
+--------------------------+----------------+
+----------------------------------------------+
; Local Routing Interconnect ;
+-----------------------------+----------------+
; Local Routing Interconnects ; Number of LABs ;
+-----------------------------+----------------+
; 0 ; 65 ;
; 1 ; 1 ;
; 2 ; 1 ;
; 3 ; 0 ;
; 4 ; 5 ;
+-----------------------------+----------------+
+---------------------------------------------+
; LAB External Interconnect ;
+----------------------------+----------------+
; LAB External Interconnects ; Number of LABs ;
+----------------------------+----------------+
; 0 ; 52 ;
; 1 ; 8 ;
; 2 ; 5 ;
; 3 ; 0 ;
; 4 ; 1 ;
; 5 ; 0 ;
; 6 ; 1 ;
; 7 ; 0 ;
; 8 ; 0 ;
; 9 ; 1 ;
; 10 ; 2 ;
; 11 ; 0 ;
; 12 ; 1 ;
; 13 ; 0 ;
; 14 ; 0 ;
; 15 ; 0 ;
; 16 ; 1 ;
+----------------------------+----------------+
+-----------------------------------------------------------------------------------------+
; Row Interconnect ;
+-------+--------------------+-----------------------------+------------------------------+
; Row ; Interconnect Used ; Left Half Interconnect Used ; Right Half Interconnect Used ;
+-------+--------------------+-----------------------------+------------------------------+
; A ; 18 / 96 ( 19 % ) ; 4 / 48 ( 8 % ) ; 2 / 48 ( 4 % ) ;
; B ; 18 / 96 ( 19 % ) ; 3 / 48 ( 6 % ) ; 1 / 48 ( 2 % ) ;
; C ; 35 / 96 ( 36 % ) ; 5 / 48 ( 10 % ) ; 13 / 48 ( 27 % ) ;
; Total ; 71 / 288 ( 25 % ) ; 12 / 144 ( 8 % ) ; 16 / 144 ( 11 % ) ;
+-------+--------------------+-----------------------------+------------------------------+
+---------------------------+
; LAB Column Interconnect ;
+-------+-------------------+
; Col. ; Interconnect Used ;
+-------+-------------------+
; 1 ; 2 / 24 ( 8 % ) ;
; 2 ; 3 / 24 ( 13 % ) ;
; 3 ; 2 / 24 ( 8 % ) ;
; 4 ; 0 / 24 ( 0 % ) ;
; 5 ; 1 / 24 ( 4 % ) ;
; 6 ; 0 / 24 ( 0 % ) ;
; 7 ; 4 / 24 ( 17 % ) ;
; 8 ; 1 / 24 ( 4 % ) ;
; 9 ; 2 / 24 ( 8 % ) ;
; 10 ; 0 / 24 ( 0 % ) ;
; 11 ; 0 / 24 ( 0 % ) ;
; 12 ; 2 / 24 ( 8 % ) ;
; 13 ; 1 / 24 ( 4 % ) ;
; 14 ; 0 / 24 ( 0 % ) ;
; 15 ; 3 / 24 ( 13 % ) ;
; 16 ; 4 / 24 ( 17 % ) ;
; 17 ; 4 / 24 ( 17 % ) ;
; 18 ; 1 / 24 ( 4 % ) ;
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -