📄 sinsignal.fit.rpt
字号:
; -- arithmetic mode ; 265 ;
; ; ;
; Total registers ; 1,112 / 33,216 ( 3 % ) ;
; Total LABs ; 135 / 2,076 ( 7 % ) ;
; User inserted logic elements ; 0 ;
; Virtual pins ; 0 ;
; I/O pins ; 36 / 475 ( 8 % ) ;
; -- Clock pins ; 4 / 8 ( 50 % ) ;
; Global signals ; 16 ;
; M4Ks ; 86 / 105 ( 82 % ) ;
; Total memory bits ; 352,256 / 483,840 ( 73 % ) ;
; Total RAM block bits ; 396,288 / 483,840 ( 82 % ) ;
; Embedded Multiplier 9-bit elements ; 4 / 70 ( 6 % ) ;
; PLLs ; 1 / 4 ( 25 % ) ;
; Global clocks ; 16 / 16 ( 100 % ) ;
; Maximum fan-out node ; altera_internal_jtag~TCKUTAPclkctrl ;
; Maximum fan-out ; 400 ;
; Highest non-global fan-out signal ; sld_signaltap:auto_signaltap_0|sld_ela_control:ela_control|trigger_setup_ena ;
; Highest non-global fan-out ; 188 ;
; Total fan-out ; 7985 ;
; Average fan-out ; 3.07 ;
+---------------------------------------------+------------------------------------------------------------------------------+
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins ;
+-------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+-------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; clkin ; N2 ; 2 ; 0 ; 18 ; 0 ; 1 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; key0 ; G26 ; 5 ; 65 ; 27 ; 1 ; 2 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; key1 ; P23 ; 6 ; 65 ; 18 ; 0 ; 2 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; sw_1 ; N26 ; 5 ; 65 ; 19 ; 1 ; 29 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; sw_2 ; P25 ; 6 ; 65 ; 19 ; 2 ; 34 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; sw_3 ; AE14 ; 7 ; 33 ; 0 ; 0 ; 14 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; sw_4 ; AF14 ; 7 ; 33 ; 0 ; 1 ; 1 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
+-------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins ;
+------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ;
+------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; cosout[0] ; AA14 ; 7 ; 37 ; 0 ; 2 ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; Fitter ; 0 pF ;
; cosout[10] ; U12 ; 8 ; 29 ; 0 ; 2 ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; Fitter ; 0 pF ;
; cosout[11] ; AE13 ; 8 ; 31 ; 0 ; 1 ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; Fitter ; 0 pF ;
; cosout[1] ; AF13 ; 8 ; 31 ; 0 ; 0 ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; Fitter ; 0 pF ;
; cosout[2] ; AD12 ; 8 ; 31 ; 0 ; 3 ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; Fitter ; 0 pF ;
; cosout[3] ; V11 ; 8 ; 29 ; 0 ; 3 ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; Fitter ; 0 pF ;
; cosout[4] ; V14 ; 8 ; 27 ; 0 ; 1 ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; Fitter ; 0 pF ;
; cosout[5] ; B12 ; 3 ; 29 ; 36 ; 0 ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; Fitter ; 0 pF ;
; cosout[6] ; Y12 ; 8 ; 29 ; 0 ; 0 ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; Fitter ; 0 pF ;
; cosout[7] ; AA12 ; 8 ; 29 ; 0 ; 1 ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; Fitter ; 0 pF ;
; cosout[8] ; C12 ; 3 ; 29 ; 36 ; 1 ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; Fitter ; 0 pF ;
; cosout[9] ; AE12 ; 8 ; 31 ; 0 ; 2 ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; Fitter ; 0 pF ;
; ready ; V10 ; 8 ; 5 ; 0 ; 1 ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; Fitter ; 0 pF ;
; result[0] ; W16 ; 7 ; 42 ; 0 ; 0 ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; Fitter ; 0 pF ;
; result[10] ; T23 ; 6 ; 65 ; 16 ; 3 ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; Fitter ; 0 pF ;
; result[11] ; R20 ; 6 ; 65 ; 16 ; 1 ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; Fitter ; 0 pF ;
; result[1] ; AC15 ; 7 ; 40 ; 0 ; 1 ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; Fitter ; 0 pF ;
; result[2] ; T25 ; 6 ; 65 ; 15 ; 3 ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; Fitter ; 0 pF ;
; result[3] ; AA15 ; 7 ; 40 ; 0 ; 3 ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; Fitter ; 0 pF ;
; result[4] ; AB15 ; 7 ; 40 ; 0 ; 2 ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; Fitter ; 0 pF ;
; result[5] ; Y14 ; 7 ; 37 ; 0 ; 1 ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; Fitter ; 0 pF ;
; result[6] ; Y15 ; 7 ; 37 ; 0 ; 0 ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; Fitter ; 0 pF ;
; result[7] ; T22 ; 6 ; 65 ; 16 ; 2 ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; Fitter ; 0 pF ;
; result[8] ; R24 ; 6 ; 65 ; 17 ; 1 ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; Fitter ; 0 pF ;
; result[9] ; AE16 ; 7 ; 40 ; 0 ; 0 ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; Fitter ; 0 pF ;
+------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
+------------------------------------------------------------+
; I/O Bank Usage ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1 ; 0 / 64 ( 0 % ) ; 3.3V ; -- ;
; 2 ; 3 / 59 ( 5 % ) ; 3.3V ; -- ;
; 3 ; 2 / 56 ( 4 % ) ; 3.3V ; -- ;
; 4 ; 0 / 58 ( 0 % ) ; 3.3V ; -- ;
; 5 ; 2 / 65 ( 3 % ) ; 3.3V ; -- ;
; 6 ; 8 / 59 ( 14 % ) ; 3.3V ; -- ;
; 7 ; 10 / 58 ( 17 % ) ; 3.3V ; -- ;
; 8 ; 10 / 56 ( 18 % ) ; 3.3V ; -- ;
+----------+------------------+---------------+--------------+
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins ;
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -