digtalclk.map.rpt

用Altera公司的QuartusII编写的电子钟程序

;                   |add_sub_re8:add_sub_13| ; 7 (7)       ; 0            ; 0           ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; |digtalclk|clock:inst1|lpm_divide:div_rtl_5|lpm_divide_4nf:auto_generated|sign_div_unsign_6jg:divider|alt_u_div_hod:divider|add_sub_re8:add_sub_13  ;
;                   |add_sub_re8:add_sub_7|  ; 9 (9)       ; 0            ; 0           ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; 9 (9)           ; |digtalclk|clock:inst1|lpm_divide:div_rtl_5|lpm_divide_4nf:auto_generated|sign_div_unsign_6jg:divider|alt_u_div_hod:divider|add_sub_re8:add_sub_7   ;
;                   |add_sub_re8:add_sub_8|  ; 9 (9)       ; 0            ; 0           ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; 9 (9)           ; |digtalclk|clock:inst1|lpm_divide:div_rtl_5|lpm_divide_4nf:auto_generated|sign_div_unsign_6jg:divider|alt_u_div_hod:divider|add_sub_re8:add_sub_8   ;
;                   |add_sub_re8:add_sub_9|  ; 9 (9)       ; 0            ; 0           ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; 9 (9)           ; |digtalclk|clock:inst1|lpm_divide:div_rtl_5|lpm_divide_4nf:auto_generated|sign_div_unsign_6jg:divider|alt_u_div_hod:divider|add_sub_re8:add_sub_9   ;
;       |lpm_divide:div_rtl_7|               ; 45 (0)      ; 0            ; 0           ; 0    ; 0            ; 45 (0)       ; 0 (0)             ; 0 (0)            ; 25 (0)          ; |digtalclk|clock:inst1|lpm_divide:div_rtl_7                                                                                                         ;
;          |lpm_divide_jlf:auto_generated|   ; 45 (0)      ; 0            ; 0           ; 0    ; 0            ; 45 (0)       ; 0 (0)             ; 0 (0)            ; 25 (0)          ; |digtalclk|clock:inst1|lpm_divide:div_rtl_7|lpm_divide_jlf:auto_generated                                                                           ;
;             |sign_div_unsign_lhg:divider|  ; 45 (0)      ; 0            ; 0           ; 0    ; 0            ; 45 (0)       ; 0 (0)             ; 0 (0)            ; 25 (0)          ; |digtalclk|clock:inst1|lpm_divide:div_rtl_7|lpm_divide_jlf:auto_generated|sign_div_unsign_lhg:divider                                               ;
;                |alt_u_div_fld:divider|     ; 45 (20)     ; 0            ; 0           ; 0    ; 0            ; 45 (20)      ; 0 (0)             ; 0 (0)            ; 25 (0)          ; |digtalclk|clock:inst1|lpm_divide:div_rtl_7|lpm_divide_jlf:auto_generated|sign_div_unsign_lhg:divider|alt_u_div_fld:divider                         ;
;                   |add_sub_ne8:add_sub_3|  ; 6 (6)       ; 0            ; 0           ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; 6 (6)           ; |digtalclk|clock:inst1|lpm_divide:div_rtl_7|lpm_divide_jlf:auto_generated|sign_div_unsign_lhg:divider|alt_u_div_fld:divider|add_sub_ne8:add_sub_3   ;
;                   |add_sub_oe8:add_sub_4|  ; 7 (7)       ; 0            ; 0           ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; |digtalclk|clock:inst1|lpm_divide:div_rtl_7|lpm_divide_jlf:auto_generated|sign_div_unsign_lhg:divider|alt_u_div_fld:divider|add_sub_oe8:add_sub_4   ;
;                   |add_sub_oe8:add_sub_5|  ; 7 (7)       ; 0            ; 0           ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; |digtalclk|clock:inst1|lpm_divide:div_rtl_7|lpm_divide_jlf:auto_generated|sign_div_unsign_lhg:divider|alt_u_div_fld:divider|add_sub_oe8:add_sub_5   ;
;                   |add_sub_oe8:add_sub_6|  ; 5 (5)       ; 0            ; 0           ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; |digtalclk|clock:inst1|lpm_divide:div_rtl_7|lpm_divide_jlf:auto_generated|sign_div_unsign_lhg:divider|alt_u_div_fld:divider|add_sub_oe8:add_sub_6   ;
;       |lpm_divide:div_rtl_8|               ; 32 (0)      ; 0            ; 0           ; 0    ; 0            ; 32 (0)       ; 0 (0)             ; 0 (0)            ; 18 (0)          ; |digtalclk|clock:inst1|lpm_divide:div_rtl_8                                                                                                         ;
;          |lpm_divide_ilf:auto_generated|   ; 32 (0)      ; 0            ; 0           ; 0    ; 0            ; 32 (0)       ; 0 (0)             ; 0 (0)            ; 18 (0)          ; |digtalclk|clock:inst1|lpm_divide:div_rtl_8|lpm_divide_ilf:auto_generated                                                                           ;
;             |sign_div_unsign_khg:divider|  ; 32 (0)      ; 0            ; 0           ; 0    ; 0            ; 32 (0)       ; 0 (0)             ; 0 (0)            ; 18 (0)          ; |digtalclk|clock:inst1|lpm_divide:div_rtl_8|lpm_divide_ilf:auto_generated|sign_div_unsign_khg:divider                                               ;
;                |alt_u_div_dld:divider|     ; 32 (14)     ; 0            ; 0           ; 0    ; 0            ; 32 (14)      ; 0 (0)             ; 0 (0)            ; 18 (0)          ; |digtalclk|clock:inst1|lpm_divide:div_rtl_8|lpm_divide_ilf:auto_generated|sign_div_unsign_khg:divider|alt_u_div_dld:divider                         ;
;                   |add_sub_ne8:add_sub_3|  ; 6 (6)       ; 0            ; 0           ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; 6 (6)           ; |digtalclk|clock:inst1|lpm_divide:div_rtl_8|lpm_divide_ilf:auto_generated|sign_div_unsign_khg:divider|alt_u_div_dld:divider|add_sub_ne8:add_sub_3   ;
;                   |add_sub_oe8:add_sub_4|  ; 7 (7)       ; 0            ; 0           ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; |digtalclk|clock:inst1|lpm_divide:div_rtl_8|lpm_divide_ilf:auto_generated|sign_div_unsign_khg:divider|alt_u_div_dld:divider|add_sub_oe8:add_sub_4   ;
;                   |add_sub_oe8:add_sub_5|  ; 5 (5)       ; 0            ; 0           ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; |digtalclk|clock:inst1|lpm_divide:div_rtl_8|lpm_divide_ilf:auto_generated|sign_div_unsign_khg:divider|alt_u_div_dld:divider|add_sub_oe8:add_sub_5   ;
;       |lpm_divide:div_rtl_9|               ; 136 (0)     ; 0            ; 0           ; 0    ; 0            ; 136 (0)      ; 0 (0)             ; 0 (0)            ; 74 (0)          ; |digtalclk|clock:inst1|lpm_divide:div_rtl_9                                                                                                         ;
;          |lpm_divide_1nf:auto_generated|   ; 136 (0)     ; 0            ; 0           ; 0    ; 0            ; 136 (0)      ; 0 (0)             ; 0 (0)            ; 74 (0)          ; |digtalclk|clock:inst1|lpm_divide:div_rtl_9|lpm_divide_1nf:auto_generated                                                                           ;
;             |sign_div_unsign_3jg:divider|  ; 136 (0)     ; 0            ; 0           ; 0    ; 0            ; 136 (0)      ; 0 (0)             ; 0 (0)            ; 74 (0)          ; |digtalclk|clock:inst1|lpm_divide:div_rtl_9|lpm_divide_1nf:auto_generated|sign_div_unsign_3jg:divider                                               ;
;                |alt_u_div_bod:divider|     ; 136 (62)    ; 0            ; 0           ; 0    ; 0            ; 136 (62)     ; 0 (0)             ; 0 (0)            ; 74 (0)          ; |digtalclk|clock:inst1|lpm_divide:div_rtl_9|lpm_divide_1nf:auto_generated|sign_div_unsign_3jg:divider|alt_u_div_bod:divider                         ;
;                   |add_sub_ne8:add_sub_3|  ; 6 (6)       ; 0            ; 0           ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; 6 (6)           ; |digtalclk|clock:inst1|lpm_divide:div_rtl_9|lpm_divide_1nf:auto_generated|sign_div_unsign_3jg:divider|alt_u_div_bod:divider|add_sub_ne8:add_sub_3   ;
;                   |add_sub_oe8:add_sub_10| ; 7 (7)       ; 0            ; 0           ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; |digtalclk|clock:inst1|lpm_divide:div_rtl_9|lpm_divide_1nf:auto_generated|sign_div_unsign_3jg:divider|alt_u_div_bod:divider|add_sub_oe8:add_sub_10  ;
;                   |add_sub_oe8:add_sub_11| ; 7 (7)       ; 0            ; 0           ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; |digtalclk|clock:inst1|lpm_divide:div_rtl_9|lpm_divide_1nf:auto_generated|sign_div_unsign_3jg:divider|alt_u_div_bod:divider|add_sub_oe8:add_sub_11  ;
;                   |add_sub_oe8:add_sub_12| ; 7 (7)       ; 0            ; 0           ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; |digtalclk|clock:inst1|lpm_divide:div_rtl_9|lpm_divide_1nf:auto_generated|sign_div_unsign_3jg:divider|alt_u_div_bod:divider|add_sub_oe8:add_sub_12  ;
;                   |add_sub_oe8:add_sub_13| ; 5 (5)       ; 0            ; 0           ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; |digtalclk|clock:inst1|lpm_divide:div_rtl_9|lpm_divide_1nf:auto_generated|sign_div_unsign_3jg:divider|alt_u_div_bod:divider|add_sub_oe8:add_sub_13  ;
;                   |add_sub_oe8:add_sub_4|  ; 7 (7)       ; 0            ; 0           ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; |digtalclk|clock:inst1|lpm_divide:div_rtl_9|lpm_divide_1nf:auto_generated|sign_div_unsign_3jg:divider|alt_u_div_bod:divider|add_sub_oe8:add_sub_4   ;
;                   |add_sub_oe8:add_sub_5|  ; 7 (7)       ; 0            ; 0           ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; |digtalclk|clock:inst1|lpm_divide:div_rtl_9|lpm_divide_1nf:auto_generated|sign_div_unsign_3jg:divider|alt_u_div_bod:divider|add_sub_oe8:add_sub_5   ;
;                   |add_sub_oe8:add_sub_6|  ; 7 (7)       ; 0            ; 0           ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; |digtalclk|clock:inst1|lpm_divide:div_rtl_9|lpm_divide_1nf:auto_generated|sign_div_unsign_3jg:divider|alt_u_div_bod:divider|add_sub_oe8:add_sub_6   ;
;                   |add_sub_oe8:add_sub_7|  ; 7 (7)       ; 0            ; 0           ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; |digtalclk|clock:inst1|lpm_divide:div_rtl_9|lpm_divide_1nf:auto_generated|sign_div_unsign_3jg:divider|alt_u_div_bod:divider|add_sub_oe8:add_sub_7   ;
;                   |add_sub_oe8:add_sub_8|  ; 7 (7)       ; 0            ; 0           ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; |digtalclk|clock:inst1|lpm_divide:div_rtl_9|lpm_divide_1nf:auto_generated|sign_div_unsign_3jg:divider|alt_u_div_bod:divider|add_sub_oe8:add_sub_8   ;
;                   |add_sub_oe8:add_sub_9|  ; 7 (7)       ; 0            ; 0           ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; |digtalclk|clock:inst1|lpm_divide:div_rtl_9|lpm_divide_1nf:auto_generated|sign_div_unsign_3jg:divider|alt_u_div_bod:divider|add_sub_oe8:add_sub_9   ;
;       |lpm_divide:mod_rtl_0|               ; 32 (0)      ; 0            ; 0           ; 0    ; 0            ; 32 (0)       ; 0 (0)             ; 0 (0)            ; 17 (0)          ; |digtalclk|clock:inst1|lpm_divide:mod_rtl_0                                                                                                         ;
;          |lpm_divide_ldf:auto_generated|   ; 32 (0)      ; 0            ; 0           ; 0    ; 0            ; 32 (0)       ; 0 (0)             ; 0 (0)            ; 17 (0)          ; |digtalclk|clock:inst1|lpm_divide:mod_rtl_0|lpm_divide_ldf:auto_generated                                                                           ;
;             |sign_div_unsign_khg:divider|  ; 32 (0)      ; 0            ; 0           ; 0    ; 0            ; 32 (0)       ; 0 (0)             ; 0 (0)            ; 17 (0)          ; |digtalclk|clock:inst1|lpm_divide:mod_rtl_0|lpm_divide_ldf:auto_generated|sign_div_unsign_khg:divider                                               ;
;                |alt_u_div_dld:divider|     ; 32 (15)     ; 0            ; 0           ; 0    ; 0            ; 32 (15)      ; 0 (0)             ; 0 (0)            ; 17 (0)          ; |digtalclk|clock:inst1|lpm_divide:mod_rtl_0|lpm_divide_ldf:auto_generated|sign_div_unsign_khg:divider|alt_u_div_dld:divider                         ;
;                   |add_sub_ne8:add_sub_3|  ; 5 (5)       ; 0            ; 0           ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; |digtalclk|clock:inst1|lpm_divide:mod_rtl_0|lpm_divide_ldf:auto_generated|sign_div_unsign_khg:divider|alt_u_div_dld:divider|add_sub_ne8:add_sub_3   ;
;                   |add_sub_oe8:add_sub_4|  ; 6 (6)       ; 0            ; 0           ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; 6 (6)           ; |digtalclk|clock:inst1|lpm_divide:mod_rtl_0|lpm_divide_ldf:auto_generated|sign_div_unsign_khg:divider|alt_u_div_dld:divider|add_sub_oe8:add_sub_4   ;
;                   |add_sub_oe8:add_sub_5|  ; 6 (6)       ; 0            ; 0           ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; 6 (6)           ; |digtalclk|clock:inst1|lpm_divide:mod_rtl_0|lpm_divide_ldf:auto_generated|sign_div_unsign_khg:divider|alt_u_div_dld:divider|add_sub_oe8:add_sub_5   ;
;       |lpm_divide:mod_rtl_10|              ; 101 (0)     ; 0            ; 0           ; 0    ; 0            ; 101 (0)      ; 0 (0)             ; 0 (0)            ; 56 (0)          ; |digtalclk|clock:inst1|lpm_divide:mod_rtl_10                                                                                                        ;
;          |lpm_divide_4ff:auto_generated|   ; 101 (0)     ; 0            ; 0           ; 0    ; 0            ; 101 (0)      ; 0 (0)             ; 0 (0)            ; 56 (0)          ; |digtalclk|clock:inst1|lpm_divide:mod_rtl_10|lpm_divide_4ff:auto_generated                                                                          ;
;             |sign_div_unsign_3jg:divider|  ; 101 (0)     ; 0            ; 0           ; 0    ; 0            ; 101 (0)      ; 0 (0)             ; 0 (0)            ; 56 (0)          ; |digtalclk|clock:inst1|lpm_divide:mod_rtl_10|lpm_divide_4ff:auto_generated|sign_div_unsign_3jg:divider                                              ;
;                |alt_u_div_bod:divider|     ; 101 (45)    ; 0            ; 0           ; 0    ; 0            ; 101 (45)     ; 0 (0)             ; 0 (0)            ; 56 (0)          ; |digtalclk|clock:inst1|lpm_divide:mod_rtl_10|lpm_divide_4ff:auto_generated|sign_div_unsign_3jg:divider|alt_u_div_bod:divider                        ;
;                   |add_sub_oe8:add_sub_10| ; 7 (7)       ; 0            ; 0           ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; |digtalclk|clock:inst1|lpm_divide:mod_rtl_10|lpm_divide_4ff:auto_generated|sign_div_unsign_3jg:divider|alt_u_div_bod:divider|add_sub_oe8:add_sub_10 ;
;                   |add_sub_oe8:add_sub_11| ; 7 (7)       ; 0            ; 0           ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; |digtalclk|clock:inst1|lpm_divide:mod_rtl_10|lpm_divide_4ff:auto_generated|sign_div_unsign_3jg:divider|alt_u_div_bod:divider|add_sub_oe8:add_sub_11 ;
;                   |add_sub_oe8:add_sub_12| ; 7 (7)       ; 0            ; 0           ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; |digtalclk|clock:inst1|lpm_divide:mod_rtl_10|lpm_divide_4ff:auto_generated|sign_div_unsign_3jg:divider|alt_u_div_bod:divider|add_sub_oe8:add_sub_12 ;
;                   |add_sub_oe8:add_sub_13| ; 7 (7)       ; 0            ; 0           ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; |digtalclk|clock:inst1|lpm_divide:mod_rtl_10|lpm_divide_4ff:auto_generated|sign_div_unsign_3jg:divider|alt_u_div_bod:divider|add_sub_oe8:add_sub_13 ;
;                   |add_sub_oe8:add_sub_6|  ; 7 (7)       ; 0            ; 0           ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; |digtalclk|clock:inst1|lpm_divide:mod_rtl_10|lpm_divide_4ff:auto_generated|sign_div_unsign_3jg:divider|alt_u_div_bod:divider|add_sub_oe8:add_sub_6  ;
;                   |add_sub_oe8:add_sub_7|  ; 7 (7)       ; 0            ; 0           ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; |digtalclk|clock:inst1|lpm_divide:mod_rtl_10|lpm_divide_4ff:auto_generated|sign_div_unsign_3jg:divider|alt_u_div_bod:divider|add_sub_oe8:add_sub_7  ;
;                   |add_sub_oe8:add_sub_8|  ; 7 (7)       ; 0            ; 0           ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; |digtalclk|clock:inst1|lpm_divide:mod_rtl_10|lpm_divide_4ff:auto_generated|sign_div_unsign_3jg:divider|alt_u_div_bod:divider|add_sub_oe8:add_sub_8  ;
;                   |add_sub_oe8:add_sub_9|  ; 7 (7)       ; 0            ; 0           ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; |digtalclk|clock:inst1|lpm_divide:mod_rtl_10|lpm_divide_4ff:auto_generated|sign_div_unsign_3jg:divider|alt_u_div_bod:divider|add_sub_oe8:add_sub_9  ;
;       |lpm_divide:mod_rtl_15|              ; 22 (0)      ; 0            ; 0           ; 0    ; 0            ; 22 (0)       ; 0 (0)             ; 0 (0)            ; 14 (0)          ; |digtalclk|clock:inst1|lpm_divide:mod_rtl_15                                                                                                        ;
;          |lpm_divide_4ff:auto_generated|   ; 22 (0)      ; 0            ; 0           ; 0    ; 0            ; 22 (0)       ; 0 (0)             ; 0 (0)            ; 14 (0)          ; |digtalclk|clock:inst1|lpm_divide:mod_rtl_15|lpm_divide_4ff:auto_generated                                                                          ;
;             |sign_div_unsign_3jg:divider|  ; 22 (0)      ; 0            ; 0           ; 0    ; 0            ; 22 (0)       ; 0 (0)             ; 0 (0)            ; 14 (0)          ; |digtalclk|clock:inst1|lpm_divide:mod_rtl_15|lpm_divide_4ff:auto_generated|sign_div_unsign_3jg:divider                                              ;
;                |alt_u_div_bod:divider|     ; 22 (8)      ; 0            ; 0           ; 0    ; 0            ; 22 (8)       ; 0 (0)             ; 0 (0)            ; 14 (0)          ; |digtalclk|clock:inst1|lpm_divide:mod_rtl_15|lpm_divide_4ff:auto_generated|sign_div_unsign_3jg:divider|alt_u_div_bod:divider                        ;
;                   |add_sub_oe8:add_sub_12| ; 7 (7)       ; 0            ; 0           ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; |digtalclk|clock:inst1|lpm_divide:mod_rtl_15|lpm_divide_4ff:auto_generated|sign_div_unsign_3jg:divider|alt_u_div_bod:divider|add_sub_oe8:add_sub_12 ;
;                   |add_sub_oe8:add_sub_13| ; 7 (7)       ; 0            ; 0           ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; |digtalclk|clock:inst1|lpm_divide:mod_rtl_15|lpm_divide_4ff:auto_generated|sign_div_unsign_3jg:divider|alt_u_div_bod:divider|add_sub_oe8:add_sub_13 ;
;       |lpm_divide:mod_rtl_17|              ; 46 (0)      ; 0            ; 0           ; 0    ; 0            ; 46 (0)       ; 0 (0)             ; 0 (0)            ; 25 (0)          ; |digtalclk|clock:inst1|lpm_divide:mod_rtl_17                                                                                                        ;
;          |lpm_divide_mdf:auto_generated|   ; 46 (0)      ; 0            ; 0           ; 0    ; 0            ; 46 (0)       ; 0 (0)             ; 0 (0)            ; 25 (0)          ; |digtalclk|clock:inst1|lpm_divide:mod_rtl_17|lpm_divide_mdf:auto_generated                                                                          ;
;             |sign_div_unsign_lhg:divider|  ; 46 (0)      ; 0            ; 0           ; 0    ; 0            ; 46 (0)       ; 0 (0)             ; 0 (0)            ; 25 (0)          ; |digtalclk|clock:inst1|lpm_divide:mod_rtl_17|lpm_divide_mdf:auto_generated|sign_div_unsign_lhg:divider                                              ;
;                |alt_u_div_fld:divider|     ; 46 (21)     ; 0            ; 0           ; 0    ; 0            ; 46 (21)      ; 0 (0)             ; 0 (0)            ; 25 (0)          ; |digtalclk|clock:inst1|lpm_divide:mod_rtl_17|lpm_divide_mdf:auto_generated|sign_div_unsign_lhg:divider|alt_u_div_fld:divider                        ;
;                   |add_sub_ne8:add_sub_3|  ; 6 (6)       ; 0            ; 0           ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; 6 (6)           ; |digtalclk|clock:inst1|lpm_divide:mod_rtl_17|lpm_divide_mdf:auto_generated|sign_div_unsign_lhg:divider|alt_u_div_fld:divider|add_sub_ne8:add_sub_3  ;
;                   |add_sub_oe8:add_sub_4|  ; 6 (6)       ; 0            ; 0           ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; 6 (6)           ; |digtalclk|clock:inst1|lpm_divide:mod_rtl_17|lpm_divide_mdf:auto_generated|sign_div_unsign_lhg:divider|alt_u_div_fld:divider|add_sub_oe8:add_sub_4  ;
;                   |add_sub_oe8:add_sub_5|  ; 6 (6)       ; 0            ; 0           ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; 6 (6)           ; |digtalclk|clock:inst1|lpm_divide:mod_rtl_17|lpm_divide_mdf:auto_generated|sign_div_unsign_lhg:divider|alt_u_div_fld:divider|add_sub_oe8:add_sub_5  ;
;                   |add_sub_oe8:add_sub_6|  ; 7 (7)       ; 0            ; 0           ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; |digtalclk|clock:inst1|lpm_divide:mod_rtl_17|lpm_divide_mdf:auto_generated|sign_div_unsign_lhg:divider|alt_u_div_fld:divider|add_sub_oe8:add_sub_6  ;
;       |lpm_divide:mod_rtl_18|              ; 139 (0)     ; 0            ; 0           ; 0    ; 0            ; 139 (0)      ; 0 (0)             ; 0 (0)            ; 76 (0)          ; |digtalclk|clock:inst1|lpm_divide:mod_rtl_18