sled.fit.rpt

使用VerilogHDL语言实现硬件的开发模拟

+----------------------------------------------+-----------------------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                                     ;
; Enable device-wide reset (DEV_CLRn)          ; Off                                     ;
; Enable device-wide output enable (DEV_OE)    ; Off                                     ;
; Enable INIT_DONE output                      ; Off                                     ;
; Configuration scheme                         ; Passive Serial                          ;
; Reserve all unused pins                      ; As output driving an unspecified signal ;
; Security bit                                 ; Off                                     ;
; Base pin-out file on sameframe device        ; Off                                     ;
+----------------------------------------------+-----------------------------------------+


+------------------+
; Fitter Equations ;
+------------------+
The equations can be found in C:/Documents and Settings/zyy/桌面/Verilog hdl/静态数码显示/sled.fit.eqn.


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Documents and Settings/zyy/桌面/Verilog hdl/静态数码显示/sled.pin.


+---------------------------------------------------+
; Fitter Resource Usage Summary                     ;
+-------------------------------+-------------------+
; Resource                      ; Usage             ;
+-------------------------------+-------------------+
; Logic cells                   ; 40 / 128 ( 31 % ) ;
; Registers                     ; 28 / 128 ( 21 % ) ;
; Number of pterms used         ; 76                ;
; User inserted logic elements  ; 0                 ;
; I/O pins                      ; 17 / 68 ( 25 % )  ;
;     -- Clock pins             ; 1 / 2 ( 50 % )    ;
;     -- Dedicated input pins   ; 0 / 2 ( 0 % )     ;
; Global signals                ; 1                 ;
; Shareable expanders           ; 0 / 128 ( 0 % )   ;
; Parallel expanders            ; 0 / 120 ( 0 % )   ;
; Cells using turbo bit         ; 40 / 128 ( 31 % ) ;
; Maximum fan-out node          ; clock             ;
; Maximum fan-out               ; 28                ;
; Total fan-out                 ; 470               ;
; Average fan-out               ; 8.25              ;
+-------------------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                  ;
+-------+-------+----------+-----+-----------------------+--------------------+--------+----------------+--------------+----------------------+
; Name  ; Pin # ; I/O Bank ; LAB ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; I/O Standard ; Location assigned by ;
+-------+-------+----------+-----+-----------------------+--------------------+--------+----------------+--------------+----------------------+
; clock ; 83    ; --       ; --  ; 28                    ; 0                  ; yes    ; no             ; TTL          ; Fitter               ;
+-------+-------+----------+-----+-----------------------+--------------------+--------+----------------+--------------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                         ;
+--------+-------+----------+-----+-----------------+----------------+------------+---------------+--------------+----------------------+-------------+
; Name   ; Pin # ; I/O Bank ; LAB ; Output Register ; Slow Slew Rate ; Open Drain ; TRI Primitive ; I/O Standard ; Location assigned by ; Load        ;
+--------+-------+----------+-----+-----------------+----------------+------------+---------------+--------------+----------------------+-------------+
; seg[0] ; 40    ; --       ; 4   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; Unspecified ;
; seg[1] ; 41    ; --       ; 4   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; Unspecified ;
; seg[2] ; 44    ; --       ; 5   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; Unspecified ;
; seg[3] ; 45    ; --       ; 5   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; Unspecified ;
; seg[4] ; 46    ; --       ; 5   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; Unspecified ;
; seg[5] ; 48    ; --       ; 5   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; Unspecified ;
; seg[6] ; 49    ; --       ; 5   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; Unspecified ;
; seg[7] ; 50    ; --       ; 5   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; Unspecified ;
; sl[0]  ; 51    ; --       ; 5   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; Unspecified ;
; sl[1]  ; 52    ; --       ; 5   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; Unspecified ;
; sl[2]  ; 54    ; --       ; 6   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; Unspecified ;
; sl[3]  ; 55    ; --       ; 6   ; no              ; no             ; no         ; no            ; TTL          ; User                 ; Unspecified ;
+--------+-------+----------+-----+-----------------+----------------+------------+---------------+--------------+----------------------+-------------+


+-------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                      ;
+----------+------------+----------+----------------+--------+--------------+---------+-----------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage ; Dir.   ; I/O Standard ; Voltage ; User Assignment ;
+----------+------------+----------+----------------+--------+--------------+---------+-----------------+
; 1        ; 0          ; --       ; GND+           ;        ;              ;         ;                 ;
; 2        ; 1          ; --       ; GND+           ;        ;              ;         ;                 ;
; 3        ; 2          ; --       ; VCCINT         ; power  ;              ; 5.0V    ;                 ;
; 4        ; 3          ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 5        ; 4          ; --       ; RESERVED       ;        ;              ;         ;                 ;
; 6        ; 5          ; --       ; RESERVED       ;        ;              ;         ;                 ;