cantofddi.xml

RS232-光纤的CPLD调制解调源程序

<document><ascFile>CANtoFDDI.rpt</ascFile><devFile>D:/Xilinx91i/xc9500/data/xc9536.chp</devFile><mfdFile>CANtoFDDI.mfd</mfdFile><htmlFile logic_legend="logiclegend.htm" logo="xc9500_logo.jpg" pin_legend="pinlegend.htm"/><header date="10-30-2007" design="CANtoFDDI" device="XC9536" eqnType="1" pkg="VQ44" speed="-10" status="1" statusStr="Successful" swVersion="J.30" time="  3:25PM" version="1.0"/><inputs id="FDDI_RX" userloc="P22"/><inputs id="CAN_RX" userloc="P38"/><inputs id="SD" userloc="P21"/><inputs id="LED_RXPIN_SPECSIG" userloc="14"/><inputs id="LED_TXPIN_SPECSIG" userloc="13"/><global_inputs id="CLK" negated="ON" pinnum="GCK3" use="GCK3" userloc="P1"/><pin id="FB1_MC1_PIN40" pinnum="40"/><pin id="FB1_MC2_PIN41" pinnum="41"/><pin id="FB1_MC3_PIN43" pinnum="43" signal="fTX_Start" use="b_SPECSIG"/><pin id="FB1_MC4_PIN42" pinnum="42" signal="fTX_CLK0_SPECSIG" use="b_SPECSIG"/><pin id="FB1_MC5_PIN44" pinnum="44" signal="fBit_Value" use="b_SPECSIG"/><pin id="FB1_MC6_PIN2" pinnum="2" signal="fTX_Over" use="b_SPECSIG"/><pin id="FB1_MC7_PIN1" pinnum="1" signal="CLK" use="GCK"/><pin id="FB1_MC8_PIN3" pinnum="3" signal="fBit_Bit0_SPECSIG" use="b_SPECSIG"/><pin id="FB1_MC9_PIN5" pinnum="5" signal="cTX_Tem" use="b_SPECSIG"/><pin id="FB1_MC10_PIN6" pinnum="6" signal="cTX_DataN0_SPECSIG" use="b_SPECSIG"/><pin id="FB1_MC11_PIN7" pinnum="7" signal="cTX_Data3_SPECSIG" use="b_SPECSIG"/><pin id="FB1_MC12_PIN8" pinnum="8" signal="fTX_T" use="b_SPECSIG"/><pin id="FB1_MC13_PIN12" pinnum="12" signal="fBit_Bit1_SPECSIG" use="b_SPECSIG"/><pin id="FB1_MC14_PIN13" pinnum="13" signal="LED_TX" use="IO_SPECSIG"/><pin id="FB1_MC15_PIN14" pinnum="14" signal="LED_RX" use="IO_SPECSIG"/><pin id="FB1_MC16_PIN16" pinnum="16" signal="cTX_DataN1_SPECSIG" use="b_SPECSIG"/><pin id="FB1_MC17_PIN18" pinnum="18" signal="cTX_Data1_SPECSIG" use="b_SPECSIG"/><pin id="FB2_MC1_PIN39" pinnum="39"/><pin id="FB2_MC2_PIN38" pinnum="38" signal="CAN_RX" use="I"/><pin id="FB2_MC3_PIN36" pinnum="36"/><pin id="FB2_MC4_PIN37" pinnum="37" signal="CAN_TX" use="O"/><pin id="FB2_MC5_PIN34" pinnum="34"/><pin id="FB2_MC6_PIN33" pinnum="33"/><pin id="FB2_MC7_PIN32" pinnum="32"/><pin id="FB2_MC8_PIN31" pinnum="31"/><pin id="FB2_MC9_PIN30" pinnum="30"/><pin id="FB2_MC10_PIN29" pinnum="29"/><pin id="FB2_MC11_PIN28" pinnum="28"/><pin id="FB2_MC12_PIN27" pinnum="27"/><pin id="FB2_MC13_PIN23" pinnum="23"/><pin id="FB2_MC14_PIN22" pinnum="22" signal="FDDI_RX" use="I"/><pin id="FB2_MC15_PIN21" pinnum="21" signal="SD" use="I"/><pin id="FB2_MC16_PIN20" pinnum="20" signal="FDDI_TX" use="O"/><pin id="FB2_MC17_PIN19" pinnum="19" signal="fTX_CLK2_SPECSIG" use="b_SPECSIG"/><fblock id="FB1" inputUse="21" pinUse="2"><macrocell id="FB1_MC1" pin="FB1_MC1_PIN40"/><macrocell id="FB1_MC2" pin="FB1_MC2_PIN41"/><macrocell id="FB1_MC3" pin="FB1_MC3_PIN43" sigUse="4" signal="fTX_Start"><pterms pt1="FB1_3_1"/></macrocell><macrocell id="FB1_MC4" pin="FB1_MC4_PIN42" sigUse="4" signal="fTX_CLK0_SPECSIG"><pterms pt1="FB1_4_1"/></macrocell><macrocell id="FB1_MC5" pin="FB1_MC5_PIN44" sigUse="1" signal="fBit_Value"><pterms pt1="FB1_5_1"/></macrocell><macrocell id="FB1_MC6" pin="FB1_MC6_PIN2" sigUse="3" signal="fTX_Over"><pterms pt1="FB1_6_1" pt2="FB1_6_2"/></macrocell><macrocell id="FB1_MC7" pin="FB1_MC7_PIN1" sigUse="2" signal="fTX_N"><pterms pt1="FB1_7_1" pt2="FB1_7_2"/></macrocell><macrocell id="FB1_MC8" pin="FB1_MC8_PIN3" sigUse="3" signal="fBit_Bit0_SPECSIG"><pterms pt1="FB1_8_1" pt2="FB1_8_2"/></macrocell><macrocell id="FB1_MC9" pin="FB1_MC9_PIN5" sigUse="10" signal="cTX_Tem"><pterms pt1="FB1_9_1" pt2="FB1_9_2"/></macrocell><macrocell id="FB1_MC10" pin="FB1_MC10_PIN6" sigUse="5" signal="cTX_DataN0_SPECSIG"><pterms pt1="FB1_10_1" pt2="FB1_10_2"/></macrocell><macrocell id="FB1_MC11" pin="FB1_MC11_PIN7" sigUse="7" signal="cTX_Data3_SPECSIG"><pterms pt1="FB1_11_1" pt2="FB1_11_2"/></macrocell><macrocell id="FB1_MC12" pin="FB1_MC12_PIN8" sigUse="4" signal="fTX_T"><pterms pt1="FB1_12_1" pt2="FB1_12_2" pt3="FB1_12_3"/></macrocell><macrocell id="FB1_MC13" pin="FB1_MC13_PIN12" sigUse="4" signal="fBit_Bit1_SPECSIG"><pterms pt1="FB1_13_1" pt2="FB1_13_2" pt3="FB1_13_3"/></macrocell><macrocell id="FB1_MC14" pin="FB1_MC14_PIN13" sigUse="10" signal="LED_TX"><pterms pt1="FB1_14_1" pt2="FB1_14_2"/></macrocell><macrocell id="FB1_MC15" pin="FB1_MC15_PIN14" sigUse="4" signal="LED_RX"><pterms pt1="FB1_15_1" pt2="FB1_15_2" pt3="FB1_15_3"/></macrocell><macrocell id="FB1_MC16" pin="FB1_MC16_PIN16" sigUse="9" signal="cTX_DataN1_SPECSIG"><pterms pt1="FB1_16_1" pt2="FB1_16_2" pt3="FB1_16_3" pt4="FB1_16_4"/></macrocell><macrocell id="FB1_MC17" pin="FB1_MC17_PIN18" sigUse="7" signal="cTX_Data1_SPECSIG"><pterms pt1="FB1_17_1" pt2="FB1_17_2" pt3="FB1_17_3" pt4="FB1_17_4" pt5="FB1_17_5"/></macrocell><macrocell id="FB1_MC18" sigUse="9" signal="cTX_Data0_SPECSIG"><pterms pt1="FB1_18_1" pt2="FB1_18_2" pt3="FB1_18_3" pt4="FB1_18_4" pt5="FB1_18_5"/></macrocell><fbinput id="FB1_I1" signal="CAN_RX"/><fbinput id="FB1_I2" signal="FDDI_RX"/><fbinput fbk="PIN" id="FB1_I3" signal="LED_RXPIN_SPECSIG"/><fbinput fbk="PIN" id="FB1_I4" signal="LED_TXPIN_SPECSIG"/><fbinput id="FB1_I5" signal="cTX_Data0_SPECSIG"/><fbinput id="FB1_I6" signal="cTX_Data1_SPECSIG"/><fbinput id="FB1_I7" signal="cTX_Data3_SPECSIG"/><fbinput id="FB1_I8" signal="cTX_DataN0_SPECSIG"/><fbinput id="FB1_I9" signal="cTX_DataN1_SPECSIG"/><fbinput id="FB1_I10" signal="cTX_Tem"/><fbinput id="FB1_I11" signal="fBit_Bit0_SPECSIG"/><fbinput id="FB1_I12" signal="fBit_Bit1_SPECSIG"/><fbinput id="FB1_I13" signal="fBit_Value"/><fbinput id="FB1_I14" signal="fTX_CLK0_SPECSIG"/><fbinput id="FB1_I15" signal="fTX_CLK1_SPECSIG"/><fbinput id="FB1_I16" signal="fTX_CLK2_SPECSIG"/><fbinput id="FB1_I17" signal="fTX_CLK3_SPECSIG"/><fbinput id="FB1_I18" signal="fTX_N"/><fbinput id="FB1_I19" signal="fTX_Over"/><fbinput id="FB1_I20" signal="fTX_Start"/><fbinput id="FB1_I21" signal="fTX_T"/><pterm id="FB1_3_1"><signal id="fTX_CLK0_SPECSIG" negated="ON"/><signal id="fTX_CLK1_SPECSIG" negated="ON"/><signal id="fTX_CLK2_SPECSIG" negated="ON"/><signal id="fTX_CLK3_SPECSIG" negated="ON"/></pterm><pterm id="FB1_4_1"><signal id="fTX_CLK0_SPECSIG" negated="ON"/><signal id="fTX_CLK1_SPECSIG" negated="ON"/><signal id="fTX_CLK2_SPECSIG" negated="ON"/><signal id="fTX_CLK3_SPECSIG" negated="ON"/></pterm><pterm id="FB1_5_1"><signal id="FDDI_RX" negated="ON"/></pterm><pterm id="FB1_6_1"><signal id="fTX_Over"/><signal id="fTX_N"/></pterm><pterm id="FB1_6_2"><signal id="fTX_Start" negated="ON"/></pterm><pterm id="FB1_7_1"><signal id="fTX_Over"/></pterm><pterm id="FB1_7_2"><signal id="fTX_Start" negated="ON"/></pterm><pterm id="FB1_8_1"><signal id="fBit_Value"/><signal id="FDDI_RX" negated="ON"/><signal id="fBit_Bit0_SPECSIG"/></pterm><pterm id="FB1_8_2"><signal id="fBit_Value" negated="ON"/><signal id="FDDI_RX"/><signal id="fBit_Bit0_SPECSIG"/></pterm><pterm id="FB1_9_1"><signal id="cTX_DataN0_SPECSIG" negated="ON"/><signal id="cTX_DataN1_SPECSIG"/><signal id="fBit_Value"/><signal id="FDDI_RX" negated="ON"/><signal id="fBit_Bit0_SPECSIG"/><signal id="fBit_Bit1_SPECSIG"/><signal id="cTX_Data0_SPECSIG" negated="ON"/><signal id="cTX_Data1_SPECSIG"/><signal id="cTX_Data3_SPECSIG" negated="ON"/><signal id="cTX_Tem" negated="ON"/></pterm><pterm id="FB1_9_2"><signal id="cTX_DataN0_SPECSIG" negated="ON"/><signal id="cTX_DataN1_SPECSIG"/><signal id="fBit_Value" negated="ON"/><signal id="FDDI_RX"/><signal id="fBit_Bit0_SPECSIG"/><signal id="fBit_Bit1_SPECSIG"/><signal id="cTX_Data0_SPECSIG"/><signal id="cTX_Data1_SPECSIG" negated="ON"/><signal id="cTX_Data3_SPECSIG" negated="ON"/><signal id="cTX_Tem"/></pterm><pterm id="FB1_10_1"><signal id="cTX_DataN1_SPECSIG" negated="ON"/><signal id="fBit_Value"/><signal id="FDDI_RX" negated="ON"/><signal id="fBit_Bit0_SPECSIG"/><signal id="fBit_Bit1_SPECSIG"/></pterm><pterm id="FB1_10_2"><signal id="cTX_DataN1_SPECSIG" negated="ON"/><signal id="fBit_Value" negated="ON"/><signal id="FDDI_RX"/><signal id="fBit_Bit0_SPECSIG"/><signal id="fBit_Bit1_SPECSIG"/></pterm><pterm id="FB1_11_1"><signal id="cTX_DataN0_SPECSIG" negated="ON"/><signal id="cTX_DataN1_SPECSIG"/><signal id="fBit_Value"/><signal id="FDDI_RX" negated="ON"/><signal id="fBit_Bit0_SPECSIG"/><signal id="fBit_Bit1_SPECSIG"/><signal id="cTX_Data3_SPECSIG"/></pterm><pterm id="FB1_11_2"><signal id="cTX_DataN0_SPECSIG" negated="ON"/><signal id="cTX_DataN1_SPECSIG"/><signal id="fBit_Value" negated="ON"/><signal id="FDDI_RX"/><signal id="fBit_Bit0_SPECSIG"/><signal id="fBit_Bit1_SPECSIG"/><signal id="cTX_Data3_SPECSIG"/></pterm><pterm id="FB1_12_1"><signal id="fTX_Over"/><signal id="fTX_T"/></pterm><pterm id="FB1_12_2"><signal id="fTX_Over" negated="ON"/><signal id="CAN_RX" negated="ON"/></pterm><pterm id="FB1_12_3"><signal id="fTX_Start" negated="ON"/></pterm><pterm id="FB1_13_1"><signal id="fBit_Bit0_SPECSIG" negated="ON"/><signal id="fBit_Bit1_SPECSIG" negated="ON"/></pterm><pterm id="FB1_13_2"><signal id="fBit_Value"/><signal id="FDDI_RX" negated="ON"/><signal id="fBit_Bit0_SPECSIG"/><signal id="fBit_Bit1_SPECSIG"/></pterm><pterm id="FB1_13_3"><signal id="fBit_Value" negated="ON"/><signal id="FDDI_RX"/><signal id="fBit_Bit0_SPECSIG"/><signal id="fBit_Bit1_SPECSIG"/></pterm><pterm id="FB1_14_1"><signal id="cTX_DataN0_SPECSIG" negated="ON"/><signal id="cTX_DataN1_SPECSIG"/><signal id="fBit_Value"/><signal id="FDDI_RX" negated="ON"/><signal id="fBit_Bit0_SPECSIG"/><signal id="fBit_Bit1_SPECSIG"/><signal id="cTX_Data0_SPECSIG" negated="ON"/><signal id="cTX_Data1_SPECSIG"/><signal id="cTX_Data3_SPECSIG" negated="ON"/><signal id="LED_TXPIN_SPECSIG"/></pterm><pterm id="FB1_14_2"><signal id="cTX_DataN0_SPECSIG" negated="ON"/><signal id="cTX_DataN1_SPECSIG"/><signal id="fBit_Value" negated="ON"/><signal id="FDDI_RX"/><signal id="fBit_Bit0_SPECSIG"/><signal id="fBit_Bit1_SPECSIG"/><signal id="cTX_Data0_SPECSIG"/><signal id="cTX_Data1_SPECSIG" negated="ON"/><signal id="cTX_Data3_SPECSIG" negated="ON"/><signal id="LED_TXPIN_SPECSIG" negated="ON"/></pterm><pterm id="FB1_15_1"><signal id="fTX_Over"/><signal id="LED_RXPIN_SPECSIG" negated="ON"/></pterm><pterm id="FB1_15_2"><signal id="fTX_Over" negated="ON"/><signal id="CAN_RX" negated="ON"/></pterm><pterm id="FB1_15_3"><signal id="fTX_Start" negated="ON"/></pterm><pterm id="FB1_16_1"><signal id="cTX_DataN0_SPECSIG"/><signal id="cTX_DataN1_SPECSIG" negated="ON"/><signal id="fBit_Value"/><signal id="FDDI_RX" negated="ON"/><signal id="fBit_Bit0_SPECSIG"/><signal id="fBit_Bit1_SPECSIG"/></pterm><pterm id="FB1_16_2"><signal id="cTX_DataN0_SPECSIG"/><signal id="cTX_DataN1_SPECSIG" negated="ON"/><signal id="fBit_Value" negated="ON"/><signal id="FDDI_RX"/><signal id="fBit_Bit0_SPECSIG"/><signal id="fBit_Bit1_SPECSIG"/></pterm><pterm id="FB1_16_3"><signal id="cTX_DataN0_SPECSIG" negated="ON"/><signal id="cTX_DataN1_SPECSIG"/><signal id="fBit_Value"/><signal id="FDDI_RX" negated="ON"/><signal id="fBit_Bit0_SPECSIG"/><signal id="fBit_Bit1_SPECSIG"/><signal id="cTX_Data0_SPECSIG" negated="ON"/><signal id="cTX_Data1_SPECSIG"/><signal id="cTX_Data3_SPECSIG" negated="ON"/></pterm><pterm id="FB1_16_4"><signal id="cTX_DataN0_SPECSIG" negated="ON"/><signal id="cTX_DataN1_SPECSIG"/><signal id="fBit_Value" negated="ON"/><signal id="FDDI_RX"/><signal id="fBit_Bit0_SPECSIG"/><signal id="fBit_Bit1_SPECSIG"/><signal id="cTX_Data0_SPECSIG"/><signal id="cTX_Data1_SPECSIG" negated="ON"/><signal id="cTX_Data3_SPECSIG" negated="ON"/></pterm><pterm id="FB1_17_1"><signal id="cTX_DataN0_SPECSIG"/><signal id="cTX_DataN1_SPECSIG" negated="ON"/><signal id="fBit_Value"/><signal id="FDDI_RX" negated="ON"/><signal id="fBit_Bit0_SPECSIG"/><signal id="fBit_Bit1_SPECSIG"/><signal id="cTX_Data1_SPECSIG" negated="ON"/></pterm><pterm id="FB1_17_2"><signal id="cTX_DataN0_SPECSIG"/><signal id="cTX_DataN1_SPECSIG" negated="ON"/><signal id="fBit_Value" negated="ON"/><signal id="FDDI_RX"/><signal id="fBit_Bit0_SPECSIG"/><signal id="fBit_Bit1_SPECSIG"/><signal id="cTX_Data1_SPECSIG"/></pterm><pterm id="FB1_17_3"><signal id="cTX_DataN0_SPECSIG" negated="ON"/><signal id="cTX_DataN1_SPECSIG"/><signal id="fBit_Value"/><signal id="FDDI_RX" negated="ON"/><signal id="fBit_Bit0_SPECSIG"/><signal id="fBit_Bit1_SPECSIG"/><signal id="cTX_Data1_SPECSIG" negated="ON"/></pterm><pterm id="FB1_17_4"><signal id="cTX_DataN0_SPECSIG" negated="ON"/><signal id="cTX_DataN1_SPECSIG"/><signal id="fBit_Value" negated="ON"/><signal id="FDDI_RX"/><signal id="fBit_Bit0_SPECSIG"/><signal id="fBit_Bit1_SPECSIG"/><signal id="cTX_Data1_SPECSIG"/></pterm><pterm id="FB1_17_5"><signal id="cTX_DataN0_SPECSIG" negated="ON"/><signal id="cTX_DataN1_SPECSIG"/><signal id="fBit_Value"/><signal id="FDDI_RX" negated="ON"/><signal id="fBit_Bit0_SPECSIG"/><signal id="fBit_Bit1_SPECSIG"/><signal id="cTX_Data0_SPECSIG"/><signal id="cTX_Data1_SPECSIG" negated="ON"/></pterm><pterm id="FB1_18_1"><signal id="cTX_DataN0_SPECSIG" negated="ON"/><signal id="cTX_DataN1_SPECSIG" negated="ON"/><signal id="fBit_Value"/><signal id="FDDI_RX" negated="ON"/><signal id="fBit_Bit0_SPECSIG"/><signal id="fBit_Bit1_SPECSIG"/><signal id="cTX_Data0_SPECSIG" negated="ON"/></pterm><pterm id="FB1_18_2"><signal id="cTX_DataN0_SPECSIG" negated="ON"/><signal id="cTX_DataN1_SPECSIG" negated="ON"/><signal id="fBit_Value" negated="ON"/><signal id="FDDI_RX"/><signal id="fBit_Bit0_SPECSIG"/><signal id="fBit_Bit1_SPECSIG"/><signal id="cTX_Data0_SPECSIG"/></pterm><pterm id="FB1_18_3"><signal id="cTX_DataN0_SPECSIG" negated="ON"/><signal id="cTX_DataN1_SPECSIG"/><signal id="fBit_Value" negated="ON"/><signal id="FDDI_RX"/><signal id="fBit_Bit0_SPECSIG"/><signal id="fBit_Bit1_SPECSIG"/><signal id="cTX_Data0_SPECSIG" negated="ON"/><signal id="cTX_Data1_SPECSIG"/></pterm><pterm id="FB1_18_4"><signal id="cTX_DataN0_SPECSIG" negated="ON"/><signal id="fBit_Value"/><signal id="FDDI_RX" negated="ON"/><signal id="fBit_Bit0_SPECSIG"/><signal id="fBit_Bit1_SPECSIG"/><signal id="cTX_Data0_SPECSIG" negated="ON"/><signal id="cTX_Data1_SPECSIG"/><signal id="cTX_Data3_SPECSIG"/></pterm><pterm id="FB1_18_5"><signal id="cTX_DataN0_SPECSIG" negated="ON"/><signal id="fBit_Value" negated="ON"/><signal id="FDDI_RX"/><signal id="fBit_Bit0_SPECSIG"/><signal id="fBit_Bit1_SPECSIG"/><signal id="cTX_Data0_SPECSIG"/><signal id="cTX_Data1_SPECSIG" negated="ON"/><signal id="cTX_Data3_SPECSIG"/></pterm><equation id="fTX_Start" negated="ON" regUse="T"><d2><eq_pterm ptindx="FB1_3_1"/></d2><clk><fastsig signal="CLK"/></clk><prld ptindx="VCC"/></equation><equation id="fTX_CLK0_SPECSIG" regUse="D"><d2><eq_pterm ptindx="FB1_4_1"/></d2><clk><fastsig signal="CLK"/></clk><prld ptindx="GND"/></equation><equation id="fBit_Value" regUse="D"><d2><eq_pterm ptindx="FB1_5_1"/></d2><clk><fastsig signal="CLK"/></clk><prld ptindx="GND"/></equation><equation id="fTX_Over" negated="ON" regUse="D"><d2><eq_pterm ptindx="FB1_6_1"/></d2><clk><eq_pterm ptindx="FB1_6_2"/></clk><prld ptindx="GND"/></equation><equation id="fTX_N" regUse="D"><d2><eq_pterm ptindx="FB1_7_1"/></d2><clk><eq_pterm ptindx="FB1_7_2"/></clk><prld ptindx="GND"/></equation><equation id="fBit_Bit0_SPECSIG" negated="ON" regUse="D"><d2><eq_pterm ptindx="FB1_8_1"/><eq_pterm ptindx="FB1_8_2"/></d2><clk><fastsig signal="CLK"/></clk><prld ptindx="GND"/></equation><equation id="cTX_Tem" regUse="T"><d2><eq_pterm ptindx="FB1_9_1"/><eq_pterm ptindx="FB1_9_2"/></d2><clk><fastsig signal="CLK"/></clk><prld ptindx="GND"/></equation><equation id="cTX_DataN0_SPECSIG" regUse="T"><d2><eq_pterm ptindx="FB1_10_1"/><eq_pterm ptindx="FB1_10_2"/></d2><clk><fastsig signal="CLK"/></clk><prld ptindx="GND"/></equation><equation id="cTX_Data3_SPECSIG" regUse="T"><d2><eq_pterm ptindx="FB1_11_1"/><eq_pterm ptindx="FB1_11_2"/></d2><clk><fastsig signal="CLK"/></clk><prld ptindx="GND"/></equation><equation id="fTX_T" regUse="D"><d2><eq_pterm ptindx="FB1_12_1"/><eq_pterm ptindx="FB1_12_2"/></d2><clk><eq_pterm ptindx="FB1_12_3"/></clk><prld ptindx="GND"/></equation><equation id="fBit_Bit1_SPECSIG" negated="ON" regUse="D"><d2><eq_pterm ptindx="FB1_13_1"/><eq_pterm ptindx="FB1_13_2"/><eq_pterm ptindx="FB1_13_3"/></d2><clk><fastsig signal="CLK"/></clk><prld ptindx="GND"/></equation><equation id="LED_TX" regUse="T" userloc="P13"><d2><eq_pterm ptindx="FB1_14_1"/><eq_pterm ptindx="FB1_14_2"/></d2><clk><fastsig signal="CLK"/></clk><prld ptindx="VCC"/></equation><equation id="LED_RX" negated="ON" regUse="D" userloc="P14"><d2><eq_pterm ptindx="FB1_15_1"/><eq_pterm ptindx="FB1_15_2"/></d2><clk><eq_pterm ptindx="FB1_15_3"/></clk><prld ptindx="VCC"/></equation><equation id="cTX_DataN1_SPECSIG" regUse="T"><d2><eq_pterm ptindx="FB1_16_1"/><eq_pterm ptindx="FB1_16_2"/><eq_pterm ptindx="FB1_16_3"/><eq_pterm ptindx="FB1_16_4"/></d2><clk><fastsig signal="CLK"/></clk><prld ptindx="GND"/></equation><equation id="cTX_Data1_SPECSIG" regUse="T"><d2><eq_pterm ptindx="FB1_17_1"/><eq_pterm ptindx="FB1_17_2"/><eq_pterm ptindx="FB1_17_3"/><eq_pterm ptindx="FB1_17_4"/></d2><clk><fastsig signal="CLK"/></clk><prld ptindx="GND"/></equation><equation id="cTX_Data0_SPECSIG" regUse="T"><d2><eq_pterm ptindx="FB1_18_1"/><eq_pterm ptindx="FB1_18_2"/><eq_pterm ptindx="FB1_18_3"/><eq_pterm ptindx="FB1_18_4"/><eq_pterm ptindx="FB1_18_5"/><eq_pterm import="1" ptindx="FB1_17_5"/></d2><clk><fastsig signal="CLK"/></clk><prld ptindx="GND"/></equation></fblock><fblock id="FB2" inputUse="7" pinUse="5"><macrocell id="FB2_MC1" pin="FB2_MC1_PIN39"/><macrocell id="FB2_MC2" pin="FB2_MC2_PIN38"/><macrocell id="FB2_MC3" pin="FB2_MC3_PIN36"/><macrocell id="FB2_MC4" pin="FB2_MC4_PIN37" sigUse="2" signal="CAN_TX"><pterms pt1="FB2_4_1"/></macrocell><macrocell id="FB2_MC5" pin="FB2_MC5_PIN34"/><macrocell id="FB2_MC6" pin="FB2_MC6_PIN33"/><macrocell id="FB2_MC7" pin="FB2_MC7_PIN32"/><macrocell id="FB2_MC8" pin="FB2_MC8_PIN31"/><macrocell id="FB2_MC9" pin="FB2_MC9_PIN30"/><macrocell id="FB2_MC10" pin="FB2_MC10_PIN29"/><macrocell id="FB2_MC11" pin="FB2_MC11_PIN28"/><macrocell id="FB2_MC12" pin="FB2_MC12_PIN27"/><macrocell id="FB2_MC13" pin="FB2_MC13_PIN23"/><macrocell id="FB2_MC14" pin="FB2_MC14_PIN22"/><macrocell id="FB2_MC15" pin="FB2_MC15_PIN21" sigUse="0" signal="fTX_CLK3_SPECSIG"/><macrocell id="FB2_MC16" pin="FB2_MC16_PIN20" sigUse="5" signal="FDDI_TX"><pterms pt1="FB2_16_1" pt2="FB2_16_2" pt3="FB2_16_3" pt4="FB2_16_4"/></macrocell><macrocell id="FB2_MC17" pin="FB2_MC17_PIN19" sigUse="0" signal="fTX_CLK2_SPECSIG"/><macrocell id="FB2_MC18" sigUse="0" signal="fTX_CLK1_SPECSIG"/><fbinput id="FB2_I1" signal="CAN_RX"/><fbinput id="FB2_I2" signal="SD"/><fbinput id="FB2_I3" signal="cTX_Tem"/><fbinput id="FB2_I4" signal="fTX_N"/><fbinput id="FB2_I5" signal="fTX_Over"/><fbinput id="FB2_I6" signal="fTX_Start"/><fbinput id="FB2_I7" signal="fTX_T"/><pterm id="FB2_4_1"><signal id="cTX_Tem"/><signal id="SD"/></pterm><pterm id="FB2_16_1"><signal id="fTX_Over" negated="ON"/><signal id="CAN_RX" negated="ON"/></pterm><pterm id="FB2_16_2"><signal id="fTX_Over"/><signal id="fTX_N"/><signal id="fTX_T" negated="ON"/></pterm><pterm id="FB2_16_3"><signal id="fTX_Over"/><signal id="fTX_N" negated="ON"/><signal id="fTX_T"/></pterm><pterm id="FB2_16_4"><signal id="fTX_Start" negated="ON"/></pterm><equation id="CAN_TX" userloc="P37"><d2><eq_pterm ptindx="FB2_4_1"/></d2></equation><equation id="fTX_CLK3_SPECSIG" regUse="D"><d2><eq_pterm ptindx="GND"/></d2><clk><fastsig signal="CLK"/></clk><prld ptindx="GND"/></equation><equation id="FDDI_TX" regUse="D" userloc="P20"><d2><eq_pterm ptindx="FB2_16_1"/><eq_pterm ptindx="FB2_16_2"/><eq_pterm ptindx="FB2_16_3"/></d2><clk><eq_pterm ptindx="FB2_16_4"/></clk><prld ptindx="GND"/></equation><equation id="fTX_CLK2_SPECSIG" regUse="D"><d2><eq_pterm ptindx="GND"/></d2><clk><fastsig signal="CLK"/></clk><prld ptindx="GND"/></equation><equation id="fTX_CLK1_SPECSIG" regUse="D"><d2><eq_pterm ptindx="GND"/></d2><clk><fastsig signal="CLK"/></clk><prld ptindx="GND"/></equation></fblock><vcc/><gnd/><compOpts exhaust="OFF" gclkopt="ON" gsropt="ON" gtsopt="ON" ignorets="OFF" inputs="36" keepio="OFF" loc="ON" localfbk="ON" mlopt="ON" optimize="SPEED" part="xc9536-10-VQ44" pinfbk="ON" power="STD" prld="LOW" pterms="25" slew="FAST" uim="ON" unused="OFF" wysiwyg="OFF"/><specSig signal="LED_RXPIN_SPECSIG" value="LED_RX.PIN"/><specSig signal="LED_TXPIN_SPECSIG" value="LED_TX.PIN"/><specSig signal="b_SPECSIG" value="(b)"/><specSig signal="fTX_CLK0_SPECSIG" value="fTX_CLK&lt;0&gt;"/><specSig signal="fBit_Bit0_SPECSIG" value="fBit_Bit&lt;0&gt;"/><specSig signal="cTX_DataN0_SPECSIG" value="cTX_DataN&lt;0&gt;"/><specSig signal="cTX_Data3_SPECSIG" value="cTX_Data&lt;3&gt;"/><specSig signal="fBit_Bit1_SPECSIG" value="fBit_Bit&lt;1&gt;"/><specSig signal="IO_SPECSIG" value="I/O"/><specSig signal="cTX_DataN1_SPECSIG" value="cTX_DataN&lt;1&gt;"/><specSig signal="cTX_Data1_SPECSIG" value="cTX_Data&lt;1&gt;"/><specSig signal="fTX_CLK2_SPECSIG" value="fTX_CLK&lt;2&gt;"/><specSig signal="cTX_Data0_SPECSIG" value="cTX_Data&lt;0&gt;"/><specSig signal="fTX_CLK1_SPECSIG" value="fTX_CLK&lt;1&gt;"/><specSig signal="fTX_CLK3_SPECSIG" value="fTX_CLK&lt;3&gt;"/></document>