vspi.sim.rpt

FPGA/CPLD VHDL语言实现SPI

; |vspi|Mux7~3                                                              ; |vspi|Mux7~3                                                              ; data_out0        ;
; |vspi|tx_run                                                              ; |vspi|tx_run                                                              ; data_out0        ;
; |vspi|Mux6~2                                                              ; |vspi|Mux6~2                                                              ; data_out0        ;
; |vspi|Mux6~3                                                              ; |vspi|Mux6~3                                                              ; data_out0        ;
; |vspi|Mux5~75                                                             ; |vspi|Mux5~75                                                             ; data_out0        ;
; |vspi|Mux5~76                                                             ; |vspi|Mux5~76                                                             ; data_out0        ;
; |vspi|Mux4~74                                                             ; |vspi|Mux4~74                                                             ; data_out0        ;
; |vspi|Mux4~75                                                             ; |vspi|Mux4~75                                                             ; data_out0        ;
; |vspi|Mux3~74                                                             ; |vspi|Mux3~74                                                             ; data_out0        ;
; |vspi|Mux3~75                                                             ; |vspi|Mux3~75                                                             ; data_out0        ;
; |vspi|Mux2~2                                                              ; |vspi|Mux2~2                                                              ; data_out0        ;
; |vspi|Mux2~3                                                              ; |vspi|Mux2~3                                                              ; data_out0        ;
; |vspi|Mux1~2                                                              ; |vspi|Mux1~2                                                              ; data_out0        ;
; |vspi|Mux1~3                                                              ; |vspi|Mux1~3                                                              ; data_out0        ;
; |vspi|shift_reg[7]                                                        ; |vspi|shift_reg[7]                                                        ; data_out0        ;
; |vspi|Mux0~2                                                              ; |vspi|Mux0~2                                                              ; data_out0        ;
; |vspi|Mux0~3                                                              ; |vspi|Mux0~3                                                              ; data_out0        ;
; |vspi|shift_negative_edge                                                 ; |vspi|shift_negative_edge                                                 ; data_out0        ;
; |vspi|shift_dataout~9                                                     ; |vspi|shift_dataout~9                                                     ; data_out0        ;
; |vspi|mosio~25                                                            ; |vspi|mosio~25                                                            ; data_out0        ;
; |vspi|scko~0                                                              ; |vspi|scko~0                                                              ; data_out0        ;
; |vspi|Mux5~77                                                             ; |vspi|Mux5~77                                                             ; data_out0        ;
; |vspi|ssel[0]~676                                                         ; |vspi|ssel[0]~676                                                         ; data_out0        ;
; |vspi|spi_go~18                                                           ; |vspi|spi_go~18                                                           ; data_out0        ;
; |vspi|dvd_ctr[2]                                                          ; |vspi|dvd_ctr[2]                                                          ; data_out0        ;
; |vspi|dvd_ctr[3]                                                          ; |vspi|dvd_ctr[3]                                                          ; data_out0        ;
; |vspi|Equal5~43                                                           ; |vspi|Equal5~43                                                           ; data_out0        ;
; |vspi|dvd_ctr[4]                                                          ; |vspi|dvd_ctr[4]                                                          ; data_out0        ;
; |vspi|dvd_ctr[0]                                                          ; |vspi|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cout[0]      ; cout             ;
; |vspi|dvd_ctr[1]                                                          ; |vspi|dvd_ctr[1]                                                          ; data_out0        ;
; |vspi|Equal5~44                                                           ; |vspi|Equal5~44                                                           ; data_out0        ;
; |vspi|shift_clk_negedge~34                                                ; |vspi|shift_clk_negedge~34                                                ; data_out0        ;
; |vspi|tx_start_r1                                                         ; |vspi|tx_start_r1                                                         ; data_out0        ;
; |vspi|shift_clk~51                                                        ; |vspi|shift_clk~51                                                        ; data_out0        ;
; |vspi|tx_end~66                                                           ; |vspi|tx_end~66                                                           ; data_out0        ;
; |vspi|tx_run~147                                                          ; |vspi|tx_run~147                                                          ; data_out0        ;
; |vspi|shift_reg~855                                                       ; |vspi|shift_reg~855                                                       ; data_out0        ;
; |vspi|shift_reg~856                                                       ; |vspi|shift_reg~856                                                       ; data_out0        ;
; |vspi|shift_reg~857                                                       ; |vspi|shift_reg~857                                                       ; data_out0        ;
; |vspi|shift_reg~858                                                       ; |vspi|shift_reg~858                                                       ; data_out0        ;
; |vspi|shift_reg~860                                                       ; |vspi|shift_reg~860                                                       ; data_out0        ;
; |vspi|shift_reg~862                                                       ; |vspi|shift_reg~862                                                       ; data_out0        ;
; |vspi|shift_reg~864                                                       ; |vspi|shift_reg~864                                                       ; data_out0        ;
; |vspi|shift_reg~866                                                       ; |vspi|shift_reg~866                                                       ; data_out0        ;
; |vspi|shift_reg~868                                                       ; |vspi|shift_reg~868                                                       ; data_out0        ;
; |vspi|shift_clk_negedge~35                                                ; |vspi|shift_clk_negedge~35                                                ; data_out0        ;
; |vspi|shift_reg~870                                                       ; |vspi|shift_reg~870                                                       ; data_out0        ;
; |vspi|shift_negative_edge~570                                             ; |vspi|shift_negative_edge~570                                             ; data_out0        ;
; |vspi|shift_clk_negedge~37                                                ; |vspi|shift_clk_negedge~37                                                ; data_out0        ;
; |vspi|dvd_proc~1                                                          ; |vspi|dvd_proc~1                                                          ; data_out0        ;
; |vspi|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[2] ; |vspi|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[2] ; data_out0        ;
; |vspi|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[2] ; |vspi|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cout[2]      ; cout             ;
; |vspi|dvd_ctr~630                                                         ; |vspi|dvd_ctr~630                                                         ; data_out0        ;
; |vspi|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[3] ; |vspi|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[3] ; data_out0        ;
; |vspi|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[3] ; |vspi|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cout[3]      ; cout             ;
; |vspi|dvd_ctr~633                                                         ; |vspi|dvd_ctr~633                                                         ; data_out0        ;
; |vspi|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[1] ; |vspi|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[1] ; data_out0        ;
; |vspi|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[1] ; |vspi|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cout[1]      ; cout             ;
; |vspi|bit_ctr~762                                                         ; |vspi|bit_ctr~762                                                         ; data_out0        ;
; |vspi|bit_ctr~765                                                         ; |vspi|bit_ctr~765                                                         ; data_out0        ;
; |vspi|bit_ctr~766                                                         ; |vspi|bit_ctr~766                                                         ; data_out0        ;
; |vspi|shift_reg~899                                                       ; |vspi|shift_reg~899                                                       ; cascout          ;
; |vspi|shift_reg~878                                                       ; |vspi|shift_reg~878                                                       ; data_out0        ;
; |vspi|lpm_add_sub:Add1|addcore:adder|unreg_res_node[4]                    ; |vspi|lpm_add_sub:Add1|addcore:adder|unreg_res_node[4]                    ; data_out0        ;
; |vspi|oflow~128                                                           ; |vspi|oflow~128                                                           ; cascout          ;
; |vspi|bit_ctr~786                                                         ; |vspi|bit_ctr~786                                                         ; cascout          ;
; |vspi|bit_ctr~775                                                         ; |vspi|bit_ctr~775                                                         ; data_out0        ;
; |vspi|addr[1]                                                             ; |vspi|addr[1]                                                             ; dataout          ;
; |vspi|clk                                                                 ; |vspi|clk                                                                 ; dataout          ;
; |vspi|datain[0]                                                           ; |vspi|datain[0]                                                           ; dataout          ;
; |vspi|datain[1]                                                           ; |vspi|datain[1]                                                           ; dataout          ;
; |vspi|datain[2]                                                           ; |vspi|datain[2]                                                           ; dataout          ;
; |vspi|datain[3]                                                           ; |vspi|datain[3]                                                           ; dataout          ;
; |vspi|datain[4]                                                           ; |vspi|datain[4]                                                           ; dataout          ;
; |vspi|datain[5]                                                           ; |vspi|datain[5]                                                           ; dataout          ;
; |vspi|datain[6]                                                           ; |vspi|datain[6]                                                           ; dataout          ;
; |vspi|datain[7]                                                           ; |vspi|datain[7]                                                           ; dataout          ;
; |vspi|dataout[0]                                                          ; |vspi|dataout[0]                                                          ; padio            ;
; |vspi|dataout[1]                                                          ; |vspi|dataout[1]                                                          ; padio            ;
; |vspi|dataout[2]                                                          ; |vspi|dataout[2]                                                          ; padio            ;
; |vspi|dataout[3]                                                          ; |vspi|dataout[3]                                                          ; padio            ;
; |vspi|dataout[4]                                                          ; |vspi|dataout[4]                                                          ; padio            ;
; |vspi|dataout[5]                                                          ; |vspi|dataout[5]                                                          ; padio            ;
; |vspi|dataout[6]                                                          ; |vspi|dataout[6]                                                          ; padio            ;
; |vspi|dataout[7]                                                          ; |vspi|dataout[7]                                                          ; padio            ;
; |vspi|mosio                                                               ; |vspi|mosio                                                               ; padio            ;
; |vspi|scko                                                                ; |vspi|scko                                                                ; padio            ;
+---------------------------------------------------------------------------+---------------------------------------------------------------------------+------------------+


The following table displays output ports that do not toggle to 1 during simulation.
+----------------------------------------------------------------------------------+
; Missing 1-Value Coverage                                                         ;
+-------------------------------+-------------------------------+------------------+
; Node Name                     ; Output Port Name              ; Output Port Type ;
+-------------------------------+-------------------------------+------------------+
; |vspi|slvsel_r3               ; |vspi|slvsel_r3               ; data_out0        ;
; |vspi|ssel[1]                 ; |vspi|ssel[1]                 ; data_out0        ;
; |vspi|ssel[2]                 ; |vspi|ssel[2]                 ; data_out0        ;
; |vspi|ssel[3]                 ; |vspi|ssel[3]                 ; data_out0        ;
; |vspi|ssel[4]                 ; |vspi|ssel[4]                 ; data_out0        ;
; |vspi|col_flag                ; |vspi|col_flag                ; data_out0        ;
; |vspi|ssel[5]                 ; |vspi|ssel[5]                 ; data_out0        ;
; |vspi|ssel[6]                 ; |vspi|ssel[6]                 ; data_out0        ;
; |vspi|irq~0                   ; |vspi|irq~0                   ; data_out0        ;
; |vspi|misoe~40                ; |vspi|misoe~40                ; data_out0        ;
; |vspi|misoo~26                ; |vspi|misoo~26                ; data_out0        ;
; |vspi|slvsel_r2               ; |vspi|slvsel_r2               ; data_out0        ;
; |vspi|Equal0~56               ; |vspi|Equal0~56               ; data_out0        ;
; |vspi|shift_clk~50            ; |vspi|shift_clk~50            ; data_out0        ;
; |vspi|elr_proc~15             ; |vspi|elr_proc~15             ; data_out0        ;
; |vspi|col_flag~85             ; |vspi|col_flag~85             ; data_out0        ;
; |vspi|shift_negative_edge~568 ; |vspi|shift_negative_edge~568 ; data_out0        ;