vspi.tan.rpt

FPGA/CPLD VHDL语言实现SPI

; N/A                                     ; 90.09 MHz ( period = 11.100 ns )                    ; sck_r2      ; dvd_ctr[2]          ; clk        ; clk      ; None                        ; None                      ; 9.300 ns                ;
; N/A                                     ; 90.09 MHz ( period = 11.100 ns )                    ; tx_start_r1 ; bit_ctr[2]          ; clk        ; clk      ; None                        ; None                      ; 9.300 ns                ;
; N/A                                     ; 90.09 MHz ( period = 11.100 ns )                    ; sck_r2      ; dvd_ctr[1]          ; clk        ; clk      ; None                        ; None                      ; 9.300 ns                ;
; N/A                                     ; 90.09 MHz ( period = 11.100 ns )                    ; sck_r2      ; dvd_ctr[4]          ; clk        ; clk      ; None                        ; None                      ; 9.300 ns                ;
; N/A                                     ; 91.74 MHz ( period = 10.900 ns )                    ; sck_r2      ; irq_flag            ; clk        ; clk      ; None                        ; None                      ; 9.100 ns                ;
; N/A                                     ; 91.74 MHz ( period = 10.900 ns )                    ; ctl_reg[1]  ; shift_negative_edge ; clk        ; clk      ; None                        ; None                      ; 9.100 ns                ;
; N/A                                     ; 91.74 MHz ( period = 10.900 ns )                    ; dvd2        ; bit_ctr[2]          ; clk        ; clk      ; None                        ; None                      ; 9.100 ns                ;
; N/A                                     ; 91.74 MHz ( period = 10.900 ns )                    ; ctl_reg[1]  ; bit_ctr[0]          ; clk        ; clk      ; None                        ; None                      ; 9.100 ns                ;
; N/A                                     ; 94.34 MHz ( period = 10.600 ns )                    ; tx_start_r1 ; shift_reg[7]        ; clk        ; clk      ; None                        ; None                      ; 8.800 ns                ;
; N/A                                     ; 94.34 MHz ( period = 10.600 ns )                    ; tx_start_r1 ; dvd_ctr[3]          ; clk        ; clk      ; None                        ; None                      ; 8.800 ns                ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;             ;                     ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+-------------+---------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; tsu                                                                                                                                                     ;
+-----------------------------------------+-----------------------------------------------------+------------+-----------+---------------------+----------+
; Slack                                   ; Required tsu                                        ; Actual tsu ; From      ; To                  ; To Clock ;
+-----------------------------------------+-----------------------------------------------------+------------+-----------+---------------------+----------+
; N/A                                     ; None                                                ; 20.100 ns  ; write     ; shift_reg[0]        ; clk      ;
; N/A                                     ; None                                                ; 19.600 ns  ; chip_sel  ; shift_reg[0]        ; clk      ;
; N/A                                     ; None                                                ; 19.200 ns  ; write     ; shift_reg[7]        ; clk      ;
; N/A                                     ; None                                                ; 19.100 ns  ; write     ; shift_reg[3]        ; clk      ;
; N/A                                     ; None                                                ; 19.100 ns  ; write     ; shift_reg[4]        ; clk      ;
; N/A                                     ; None                                                ; 19.100 ns  ; write     ; shift_reg[5]        ; clk      ;
; N/A                                     ; None                                                ; 19.100 ns  ; write     ; shift_reg[6]        ; clk      ;
; N/A                                     ; None                                                ; 18.800 ns  ; write     ; bit_ctr[1]          ; clk      ;
; N/A                                     ; None                                                ; 18.700 ns  ; chip_sel  ; shift_reg[7]        ; clk      ;
; N/A                                     ; None                                                ; 18.600 ns  ; write     ; bit_ctr[2]          ; clk      ;
; N/A                                     ; None                                                ; 18.600 ns  ; chip_sel  ; shift_reg[3]        ; clk      ;
; N/A                                     ; None                                                ; 18.600 ns  ; chip_sel  ; shift_reg[4]        ; clk      ;
; N/A                                     ; None                                                ; 18.600 ns  ; chip_sel  ; shift_reg[5]        ; clk      ;
; N/A                                     ; None                                                ; 18.600 ns  ; chip_sel  ; shift_reg[6]        ; clk      ;
; N/A                                     ; None                                                ; 18.300 ns  ; chip_sel  ; bit_ctr[1]          ; clk      ;
; N/A                                     ; None                                                ; 18.200 ns  ; write     ; shift_reg[1]        ; clk      ;
; N/A                                     ; None                                                ; 18.200 ns  ; write     ; shift_reg[2]        ; clk      ;
; N/A                                     ; None                                                ; 18.100 ns  ; chip_sel  ; bit_ctr[2]          ; clk      ;
; N/A                                     ; None                                                ; 17.700 ns  ; chip_sel  ; shift_reg[1]        ; clk      ;
; N/A                                     ; None                                                ; 17.700 ns  ; chip_sel  ; shift_reg[2]        ; clk      ;
; N/A                                     ; None                                                ; 17.400 ns  ; write     ; bit_ctr[0]          ; clk      ;
; N/A                                     ; None                                                ; 16.900 ns  ; chip_sel  ; bit_ctr[0]          ; clk      ;
; N/A                                     ; None                                                ; 16.500 ns  ; addr[0]   ; shift_reg[0]        ; clk      ;
; N/A                                     ; None                                                ; 16.300 ns  ; addr[1]   ; shift_reg[0]        ; clk      ;
; N/A                                     ; None                                                ; 15.900 ns  ; write     ; shift_negative_edge ; clk      ;
; N/A                                     ; None                                                ; 15.700 ns  ; write     ; tx_run              ; clk      ;
; N/A                                     ; None                                                ; 15.600 ns  ; addr[0]   ; shift_reg[7]        ; clk      ;
; N/A                                     ; None                                                ; 15.500 ns  ; addr[0]   ; shift_reg[3]        ; clk      ;
; N/A                                     ; None                                                ; 15.500 ns  ; addr[0]   ; shift_reg[4]        ; clk      ;
; N/A                                     ; None                                                ; 15.500 ns  ; addr[0]   ; shift_reg[5]        ; clk      ;
; N/A                                     ; None                                                ; 15.500 ns  ; addr[0]   ; shift_reg[6]        ; clk      ;
; N/A                                     ; None                                                ; 15.400 ns  ; chip_sel  ; shift_negative_edge ; clk      ;
; N/A                                     ; None                                                ; 15.400 ns  ; addr[1]   ; shift_reg[7]        ; clk      ;
; N/A                                     ; None                                                ; 15.300 ns  ; addr[1]   ; shift_reg[3]        ; clk      ;
; N/A                                     ; None                                                ; 15.300 ns  ; addr[1]   ; shift_reg[4]        ; clk      ;
; N/A                                     ; None                                                ; 15.300 ns  ; addr[1]   ; shift_reg[5]        ; clk      ;
; N/A                                     ; None                                                ; 15.300 ns  ; addr[1]   ; shift_reg[6]        ; clk      ;
; N/A                                     ; None                                                ; 15.200 ns  ; write     ; irq_flag            ; clk      ;
; N/A                                     ; None                                                ; 15.200 ns  ; chip_sel  ; tx_run              ; clk      ;
; N/A                                     ; None                                                ; 15.200 ns  ; addr[0]   ; bit_ctr[1]          ; clk      ;
; N/A                                     ; None                                                ; 15.000 ns  ; addr[1]   ; bit_ctr[1]          ; clk      ;
; N/A                                     ; None                                                ; 15.000 ns  ; addr[0]   ; bit_ctr[2]          ; clk      ;
; N/A                                     ; None                                                ; 14.800 ns  ; addr[1]   ; bit_ctr[2]          ; clk      ;
; N/A                                     ; None                                                ; 14.600 ns  ; chip_sel  ; irq_flag            ; clk      ;
; N/A                                     ; None                                                ; 14.600 ns  ; addr[0]   ; shift_reg[1]        ; clk      ;
; N/A                                     ; None                                                ; 14.600 ns  ; addr[0]   ; shift_reg[2]        ; clk      ;
; N/A                                     ; None                                                ; 14.400 ns  ; addr[1]   ; shift_reg[1]        ; clk      ;
; N/A                                     ; None