📄 dds_sin.map.rpt
字号:
; |lpm_add_sub:addsub1| ; 14 (0) ; 0 ; 0 ; 0 ; 0 ; 14 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; |dds_sin|mul_6:mul|kk:u1|altmult_add:ALTMULT_ADD_component|mult_add_rh23:auto_generated|alt_mac_out:mac_out4|lpm_add_sub:addsub1 ;
; |alt_stratix_add_sub:stratix_adder| ; 14 (14) ; 0 ; 0 ; 0 ; 0 ; 14 (14) ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; |dds_sin|mul_6:mul|kk:u1|altmult_add:ALTMULT_ADD_component|mult_add_rh23:auto_generated|alt_mac_out:mac_out4|lpm_add_sub:addsub1|alt_stratix_add_sub:stratix_adder ;
; |ll:u2| ; 47 (0) ; 0 ; 0 ; 0 ; 0 ; 47 (0) ; 0 (0) ; 0 (0) ; 22 (0) ; 0 (0) ; |dds_sin|mul_6:mul|ll:u2 ;
; |lpm_divide:lpm_divide_component| ; 47 (0) ; 0 ; 0 ; 0 ; 0 ; 47 (0) ; 0 (0) ; 0 (0) ; 22 (0) ; 0 (0) ; |dds_sin|mul_6:mul|ll:u2|lpm_divide:lpm_divide_component ;
; |lpm_divide_k5j:auto_generated| ; 47 (0) ; 0 ; 0 ; 0 ; 0 ; 47 (0) ; 0 (0) ; 0 (0) ; 22 (0) ; 0 (0) ; |dds_sin|mul_6:mul|ll:u2|lpm_divide:lpm_divide_component|lpm_divide_k5j:auto_generated ;
; |sign_div_unsign_7jg:divider| ; 47 (0) ; 0 ; 0 ; 0 ; 0 ; 47 (0) ; 0 (0) ; 0 (0) ; 22 (0) ; 0 (0) ; |dds_sin|mul_6:mul|ll:u2|lpm_divide:lpm_divide_component|lpm_divide_k5j:auto_generated|sign_div_unsign_7jg:divider ;
; |alt_u_div_jod:divider| ; 47 (10) ; 0 ; 0 ; 0 ; 0 ; 47 (10) ; 0 (0) ; 0 (0) ; 22 (0) ; 0 (0) ; |dds_sin|mul_6:mul|ll:u2|lpm_divide:lpm_divide_component|lpm_divide_k5j:auto_generated|sign_div_unsign_7jg:divider|alt_u_div_jod:divider ;
; |add_sub_oe8:add_sub_4| ; 1 (1) ; 0 ; 0 ; 0 ; 0 ; 1 (1) ; 0 (0) ; 0 (0) ; 1 (1) ; 0 (0) ; |dds_sin|mul_6:mul|ll:u2|lpm_divide:lpm_divide_component|lpm_divide_k5j:auto_generated|sign_div_unsign_7jg:divider|alt_u_div_jod:divider|add_sub_oe8:add_sub_4 ;
; |add_sub_pe8:add_sub_5| ; 3 (3) ; 0 ; 0 ; 0 ; 0 ; 3 (3) ; 0 (0) ; 0 (0) ; 3 (3) ; 0 (0) ; |dds_sin|mul_6:mul|ll:u2|lpm_divide:lpm_divide_component|lpm_divide_k5j:auto_generated|sign_div_unsign_7jg:divider|alt_u_div_jod:divider|add_sub_pe8:add_sub_5 ;
; |add_sub_qe8:add_sub_10| ; 5 (5) ; 0 ; 0 ; 0 ; 0 ; 5 (5) ; 0 (0) ; 0 (0) ; 2 (2) ; 0 (0) ; |dds_sin|mul_6:mul|ll:u2|lpm_divide:lpm_divide_component|lpm_divide_k5j:auto_generated|sign_div_unsign_7jg:divider|alt_u_div_jod:divider|add_sub_qe8:add_sub_10 ;
; |add_sub_qe8:add_sub_11| ; 4 (4) ; 0 ; 0 ; 0 ; 0 ; 4 (4) ; 0 (0) ; 0 (0) ; 2 (2) ; 0 (0) ; |dds_sin|mul_6:mul|ll:u2|lpm_divide:lpm_divide_component|lpm_divide_k5j:auto_generated|sign_div_unsign_7jg:divider|alt_u_div_jod:divider|add_sub_qe8:add_sub_11 ;
; |add_sub_qe8:add_sub_12| ; 4 (4) ; 0 ; 0 ; 0 ; 0 ; 4 (4) ; 0 (0) ; 0 (0) ; 2 (2) ; 0 (0) ; |dds_sin|mul_6:mul|ll:u2|lpm_divide:lpm_divide_component|lpm_divide_k5j:auto_generated|sign_div_unsign_7jg:divider|alt_u_div_jod:divider|add_sub_qe8:add_sub_12 ;
; |add_sub_qe8:add_sub_13| ; 3 (3) ; 0 ; 0 ; 0 ; 0 ; 3 (3) ; 0 (0) ; 0 (0) ; 2 (2) ; 0 (0) ; |dds_sin|mul_6:mul|ll:u2|lpm_divide:lpm_divide_component|lpm_divide_k5j:auto_generated|sign_div_unsign_7jg:divider|alt_u_div_jod:divider|add_sub_qe8:add_sub_13 ;
; |add_sub_qe8:add_sub_14| ; 4 (4) ; 0 ; 0 ; 0 ; 0 ; 4 (4) ; 0 (0) ; 0 (0) ; 2 (2) ; 0 (0) ; |dds_sin|mul_6:mul|ll:u2|lpm_divide:lpm_divide_component|lpm_divide_k5j:auto_generated|sign_div_unsign_7jg:divider|alt_u_div_jod:divider|add_sub_qe8:add_sub_14 ;
; |add_sub_qe8:add_sub_6| ; 2 (2) ; 0 ; 0 ; 0 ; 0 ; 2 (2) ; 0 (0) ; 0 (0) ; 2 (2) ; 0 (0) ; |dds_sin|mul_6:mul|ll:u2|lpm_divide:lpm_divide_component|lpm_divide_k5j:auto_generated|sign_div_unsign_7jg:divider|alt_u_div_jod:divider|add_sub_qe8:add_sub_6 ;
; |add_sub_qe8:add_sub_7| ; 4 (4) ; 0 ; 0 ; 0 ; 0 ; 4 (4) ; 0 (0) ; 0 (0) ; 2 (2) ; 0 (0) ; |dds_sin|mul_6:mul|ll:u2|lpm_divide:lpm_divide_component|lpm_divide_k5j:auto_generated|sign_div_unsign_7jg:divider|alt_u_div_jod:divider|add_sub_qe8:add_sub_7 ;
; |add_sub_qe8:add_sub_8| ; 4 (4) ; 0 ; 0 ; 0 ; 0 ; 4 (4) ; 0 (0) ; 0 (0) ; 2 (2) ; 0 (0) ; |dds_sin|mul_6:mul|ll:u2|lpm_divide:lpm_divide_component|lpm_divide_k5j:auto_generated|sign_div_unsign_7jg:divider|alt_u_div_jod:divider|add_sub_qe8:add_sub_8 ;
; |add_sub_qe8:add_sub_9| ; 3 (3) ; 0 ; 0 ; 0 ; 0 ; 3 (3) ; 0 (0) ; 0 (0) ; 2 (2) ; 0 (0) ; |dds_sin|mul_6:mul|ll:u2|lpm_divide:lpm_divide_component|lpm_divide_k5j:auto_generated|sign_div_unsign_7jg:divider|alt_u_div_jod:divider|add_sub_qe8:add_sub_9 ;
; |myram:ram| ; 0 (0) ; 0 ; 10240 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; |dds_sin|myram:ram ;
; |altsyncram:altsyncram_component| ; 0 (0) ; 0 ; 10240 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; |dds_sin|myram:ram|altsyncram:altsyncram_component ;
; |altsyncram_qod1:auto_generated| ; 0 (0) ; 0 ; 10240 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; |dds_sin|myram:ram|altsyncram:altsyncram_component|altsyncram_qod1:auto_generated ;
; |ppl2_5:ppl| ; 0 (0) ; 0 ; 0 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; |dds_sin|ppl2_5:ppl ;
; |altpll:altpll_component| ; 0 (0) ; 0 ; 0 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; |dds_sin|ppl2_5:ppl|altpll:altpll_component ;
+----------------------------------------------------------+-------------+--------------+-------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis RAM Summary ;
+-----------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+-------+-------------+
; Name ; Type ; Mode ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Size ; MIF ;
+-----------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+-------+-------------+
; ddsc:i_dds|lpm_rom:i_rom1|altrom:srom|altsyncram:rom_block|altsyncram_jqo:auto_generated|ALTSYNCRAM ; AUTO ; ROM ; 1024 ; 10 ; -- ; -- ; 10240 ; sinbo.mif ;
; ddsc:i_dds|lpm_rom:i_rom2|altrom:srom|altsyncram:rom_block|altsyncram_5to:auto_generated|ALTSYNCRAM ; AUTO ; ROM ; 1024 ; 10 ; -- ; -- ; 10240 ; fangbo.mif ;
; ddsc:i_dds|lpm_rom:i_rom3|altrom:srom|altsyncram:rom_block|altsyncram_t0p:auto_generated|ALTSYNCRAM ; AUTO ; ROM ; 1024 ; 10 ; -- ; -- ; 10240 ; sanjiao.mif ;
; ddsc:i_dds|lpm_rom:i_rom4|altrom:srom|altsyncram:rom_block|altsyncram_4so:auto_generated|ALTSYNCRAM ; AUTO ; ROM ; 1024 ; 10 ; -- ; -- ; 10240 ; sinbo1.mif ;
; myram:ram|altsyncram:altsyncram_component|altsyncram_qod1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; 1024 ; 10 ; 1024 ; 10 ; 10240 ; None ;
+-----------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+-------+-------------+
+------------------------------------------------------+
; General Register Statistics ;
+----------------------------------------------+-------+
; Statistic ; Value ;
+----------------------------------------------+-------+
; Total registers ; 314 ;
; Number of registers using Synchronous Clear ; 20 ;
; Number of registers using Synchronous Load ; 0 ;
; Number of registers using Asynchronous Clear ; 0 ;
; Number of registers using Asynchronous Load ; 0 ;
; Number of registers using Clock Enable ; 42 ;
; Number of registers using Preset ; 0 ;
+----------------------------------------------+-------+
+------------------------------------------------------------------------------------------------------------------------------------------+
; Multiplexer Restructuring Statistics (Restructuring Performed) ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+----------------------------+
; Multiplexer Inputs ; Bus Width ; Baseline Area ; Area if Restructured ; Saving if Restructured ; Registered ; Example Multiplexer Output ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+----------------------------+
; 3:1 ; 10 bits ; 20 LEs ; 10 LEs ; 10 LEs ; Yes ; |dds_sin|QRD[0] ;
; 6:1 ; 10 bits ; 40 LEs ; 30 LEs ; 10 LEs ; Yes ; |dds_sin|ddsout_rom[3] ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+----------------------------+
+-----------------------------------------------------------------------------------------------------------------+
; Source assignments for ddsc:i_dds|LPM_ROM:i_rom1|altrom:srom|altsyncram:rom_block|altsyncram_jqo:auto_generated ;
+---------------------------------+--------------------+------+---------------------------------------------------+
; Assignment ; Value ; from ; to ;
+---------------------------------+--------------------+------+---------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; - ; - ;
+---------------------------------+--------------------+------+---------------------------------------------------+
+-----------------------------------------------------------------------------------------------------------------+
; Source assignments for ddsc:i_dds|LPM_ROM:i_rom2|altrom:srom|altsyncram:rom_block|altsyncram_5to:auto_generated ;
+---------------------------------+--------------------+------+---------------------------------------------------+
; Assignment ; Value ; from ; to ;
+---------------------------------+--------------------+------+---------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; - ; - ;
+---------------------------------+--------------------+------+---------------------------------------------------+
+-----------------------------------------------------------------------------------------------------------------+
; Source assignments for ddsc:i_dds|LPM_ROM:i_rom3|altrom:srom|altsyncram:rom_block|altsyncram_t0p:auto_generated ;
+---------------------------------+--------------------+------+---------------------------------------------------+
; Assignment ; Value ; from ; to ;
+---------------------------------+--------------------+------+---------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; - ; - ;
+---------------------------------+--------------------+------+---------------------------------------------------+
+-----------------------------------------------------------------------------------------------------------------+
; Source assignments for ddsc:i_dds|LPM_ROM:i_rom4|altrom:srom|altsyncram:rom_block|altsyncram_4so:auto_generated ;
+---------------------------------+--------------------+------+---------------------------------------------------+
; Assignment ; Value ; from ; to ;
+---------------------------------+--------------------+------+---------------------------------------------------+
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -