📄 dds_sin.fit.rpt
字号:
; cc ; 36 ; 1 ; 0 ; 1 ; 1 ; 4 ; 0 ; yes ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; cmp_sel ; 33 ; 1 ; 0 ; 2 ; 0 ; 2 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; fpin[0] ; 1 ; 1 ; 0 ; 13 ; 0 ; 4 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; fpin[1] ; 2 ; 1 ; 0 ; 13 ; 1 ; 4 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; fpin[2] ; 3 ; 1 ; 0 ; 12 ; 0 ; 4 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; fpin[3] ; 4 ; 1 ; 0 ; 12 ; 1 ; 4 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; fpin[4] ; 5 ; 1 ; 0 ; 11 ; 0 ; 4 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; fpin[5] ; 6 ; 1 ; 0 ; 11 ; 1 ; 4 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; fpin[6] ; 7 ; 1 ; 0 ; 10 ; 0 ; 4 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; fpin[7] ; 10 ; 1 ; 0 ; 10 ; 1 ; 4 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; sel[0] ; 38 ; 4 ; 2 ; 0 ; 0 ; 4 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; sel[1] ; 37 ; 4 ; 2 ; 0 ; 1 ; 4 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; sselect[0] ; 32 ; 1 ; 0 ; 3 ; 1 ; 13 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; sselect[1] ; 11 ; 1 ; 0 ; 9 ; 0 ; 18 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; sysclk ; 17 ; 1 ; 0 ; 7 ; 0 ; 111 ; 0 ; yes ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins ;
+------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ;
+------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------------+
; amp_out[0] ; 105 ; 3 ; 27 ; 12 ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; Unspecified ;
; amp_out[1] ; 106 ; 3 ; 27 ; 12 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; Unspecified ;
; amp_out[2] ; 107 ; 3 ; 27 ; 13 ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; Unspecified ;
; amp_out[3] ; 108 ; 3 ; 27 ; 13 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; Unspecified ;
; amp_out[4] ; 121 ; 2 ; 20 ; 14 ; 2 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; Unspecified ;
; amp_out[5] ; 120 ; 2 ; 20 ; 14 ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; Unspecified ;
; amp_out[6] ; 119 ; 2 ; 20 ; 14 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; Unspecified ;
; amp_out[7] ; 114 ; 2 ; 22 ; 14 ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; Unspecified ;
; dclk ; 130 ; 2 ; 10 ; 14 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; Unspecified ;
; ddsout2[0] ; 76 ; 3 ; 27 ; 2 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; Unspecified ;
; ddsout2[1] ; 75 ; 3 ; 27 ; 2 ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; Unspecified ;
; ddsout2[2] ; 74 ; 3 ; 27 ; 1 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; Unspecified ;
; ddsout2[3] ; 73 ; 3 ; 27 ; 1 ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; Unspecified ;
; ddsout2[4] ; 72 ; 4 ; 26 ; 0 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; Unspecified ;
; ddsout2[5] ; 71 ; 4 ; 26 ; 0 ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; Unspecified ;
; ddsout2[6] ; 70 ; 4 ; 24 ; 0 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; Unspecified ;
; ddsout2[7] ; 69 ; 4 ; 24 ; 0 ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; Unspecified ;
; ddsout2[8] ; 68 ; 4 ; 22 ; 0 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; Unspecified ;
; ddsout2[9] ; 67 ; 4 ; 22 ; 0 ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; Unspecified ;
; ddsout[0] ; 127 ; 2 ; 12 ; 14 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; Unspecified ;
; ddsout[1] ; 128 ; 2 ; 12 ; 14 ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; Unspecified ;
; ddsout[2] ; 125 ; 2 ; 16 ; 14 ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; Unspecified ;
; ddsout[3] ; 126 ; 2 ; 16 ; 14 ; 2 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; Unspecified ;
; ddsout[4] ; 123 ; 2 ; 18 ; 14 ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; Unspecified ;
; ddsout[5] ; 124 ; 2 ; 16 ; 14 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; Unspecified ;
; ddsout[6] ; 100 ; 3 ; 27 ; 10 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; Unspecified ;
; ddsout[7] ; 83 ; 3 ; 27 ; 5 ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; Unspecified ;
; ddsout[8] ; 78 ; 3 ; 27 ; 3 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; Unspecified ;
; ddsout[9] ; 77 ; 3 ; 27 ; 3 ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ; Unspecified ;
+------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------------+
+------------------------------------------------------------+
; I/O Bank Usage ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1 ; 17 / 22 ( 77 % ) ; 3.3V ; -- ;
; 2 ; 13 / 28 ( 46 % ) ; 3.3V ; -- ;
; 3 ; 12 / 26 ( 46 % ) ; 3.3V ; -- ;
; 4 ; 8 / 28 ( 29 % ) ; 3.3V ; -- ;
+----------+------------------+---------------+--------------+
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins ;
+----------+------------+----------+-------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage ; Dir. ; I/O Standard ; Voltage ; I/O Type ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1 ; 0 ; 1 ; fpin[0] ; input ; LVTTL ; ; Row I/O ; Y ; no ; Off ;
; 2 ; 1 ; 1 ; fpin[1] ; input ; LVTTL ; ; Row I/O ; Y ; no ; Off ;
; 3 ; 2 ; 1 ; fpin[2] ; input ; LVTTL ; ; Row I/O ; Y ; no ; Off ;
; 4 ; 3 ; 1 ; fpin[3] ; input ; LVTTL ; ; Row I/O ; Y ; no ; Off ;
; 5 ; 4 ; 1 ; fpin[4] ; input ; LVTTL ; ; Row I/O ; Y ; no ; Off ;
; 6 ; 5 ; 1 ; fpin[5] ; input ; LVTTL ; ; Row I/O ; Y ; no ; Off ;
; 7 ; 6 ; 1 ; fpin[6] ; input ; LVTTL ; ; Row I/O ; Y ; no ; Off ;
; 8 ; ; 1 ; VCCIO1 ; power ; ; 3.3V ; -- ; ; -- ; -- ;
; 9 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ;
; 10 ; 7 ; 1 ; fpin[7] ; input ; LVTTL ; ; Row I/O ; Y ; no ; Off ;
; 11 ; 8 ; 1 ; sselect[1] ; input ; LVTTL ; ; Row I/O ; Y ; no ; Off ;
; 12 ; 9 ; 1 ; +~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input ; LVTTL ; ; Row I/O ; N ; no ; Off ;
; 13 ; 10 ; 1 ; ^DATA0 ; input ; ; ; -- ; ; -- ; -- ;
; 14 ; 11 ; 1 ; ^nCONFIG ; ; ; ; -- ; ; -- ; -- ;
; 15 ; ; ; VCCA_PLL1 ; power ; ; 1.5V ; -- ; ; -- ; -- ;
; 16 ; 12 ; 1 ; GND+ ; ; ; ; Row I/O ; ; -- ; -- ;
; 17 ; 13 ; 1 ; sysclk ; input ; LVTTL ; ; Row I/O ; Y ; no ; Off ;
; 18 ; ; ; GNDA_PLL1 ; gnd ; ; ; -- ; ; -- ; -- ;
; 19 ; ; ; GNDG_PLL1 ; gnd ; ; ; -- ; ; -- ; -- ;
; 20 ; 14 ; 1 ; ^nCEO ; ; ; ; -- ; ; -- ; -- ;
; 21 ; 15 ; 1 ; ^nCE ; ; ; ; -- ; ; -- ; -- ;
; 22 ; 16 ; 1 ; ^MSEL0 ; ; ; ; -- ; ; -- ; -- ;
; 23 ; 17 ; 1 ; ^MSEL1 ; ; ; ; -- ; ; -- ; -- ;
; 24 ; 18 ; 1 ; ^DCLK ; bidir ; ; ; -- ; ; -- ; -- ;
; 25 ; 19 ; 1 ; +~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input ; LVTTL ; ; Row I/O ; N ; no ; Off ;
; 26 ; 20 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
; 27 ; 21 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
; 28 ; 22 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ; no ; Off ;
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -