a8251.map.rpt

8251芯片功能的vhdl描述

; DataLatch:i_DataSync|LatchedData[1]$latch          ; AddrLatch:i_AddrSync|LatchProc~0 ; yes                    ;
; DataLatch:i_DataSync|LatchedData[2]$latch          ; AddrLatch:i_AddrSync|LatchProc~0 ; yes                    ;
; DataLatch:i_DataSync|LatchedData[4]$latch          ; AddrLatch:i_AddrSync|LatchProc~0 ; yes                    ;
; DataLatch:i_DataSync|LatchedData[6]$latch          ; AddrLatch:i_AddrSync|LatchProc~0 ; yes                    ;
; DataLatch:i_DataSync|LatchedData[7]$latch          ; AddrLatch:i_AddrSync|LatchProc~0 ; yes                    ;
; DataLatch:i_DataSync|LatchedData[5]$latch          ; AddrLatch:i_AddrSync|LatchProc~0 ; yes                    ;
; AddrLatch:i_AddrSync|LatchedAddr$latch             ; AddrLatch:i_AddrSync|LatchProc~0 ; yes                    ;
; Number of user-specified and inferred latches = 9  ;                                  ;                        ;
+----------------------------------------------------+----------------------------------+------------------------+
Note: All latches listed above may not be present at the end of synthesis due to various synthesis optimizations.


+------------------------------------------------------+
; General Register Statistics                          ;
+----------------------------------------------+-------+
; Statistic                                    ; Value ;
+----------------------------------------------+-------+
; Total registers                              ; 156   ;
; Number of registers using Synchronous Clear  ; 52    ;
; Number of registers using Synchronous Load   ; 1     ;
; Number of registers using Asynchronous Clear ; 152   ;
; Number of registers using Asynchronous Load  ; 4     ;
; Number of registers using Clock Enable       ; 57    ;
; Number of registers using Preset             ; 0     ;
+----------------------------------------------+-------+


+----------------------------------------------------------------------------------+
; Inverted Register Statistics                                                     ;
+------------------------------------------------------------------------+---------+
; Inverted Register                                                      ; Fan out ;
+------------------------------------------------------------------------+---------+
; tx:i_tx|tx_cntrl:i_tx_cntrl|tx_state_mach:i_tx_state_mach|state.init   ; 6       ;
; proc:i_procintf|proc_sm:I_proc_sm|state.mode                           ; 1       ;
; Wr_Ext:i_Wr_Ext|ext_nWR~reg0                                           ; 3       ;
; tx:i_tx|tx_cntrl:i_tx_cntrl|tx_state_mach:i_tx_state_mach|tx_fifo_rd_n ; 1       ;
; rx:i_rx|rx_cntrl:i_rx_cntrl|rx_cntrl_sm:i_rx_cntrlsm|state.idle        ; 4       ;
; rx:i_rx|rx_det_cntrl:i_rx_det_cntrl|state.idle                         ; 2       ;
; Total number of inverted registers = 6                                 ;         ;
+------------------------------------------------------------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Multiplexer Restructuring Statistics (No Restructuring Performed)                                                                                                                           ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+-------------------------------------------------------------------------------+
; Multiplexer Inputs ; Bus Width ; Baseline Area ; Area if Restructured ; Saving if Restructured ; Registered ; Example Multiplexer Output                                                    ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+-------------------------------------------------------------------------------+
; 3:1                ; 5 bits    ; 10 LEs        ; 5 LEs                ; 5 LEs                  ; Yes        ; |a8251|rx:i_rx|rx_data_reg:i_rx_data_reg|int_dout[2]                          ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |a8251|proc:i_procintf|proc_mode_reg:I_proc_mode_reg|int_dout[3]              ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |a8251|proc:i_procintf|proc_sync_reg:I_proc_sync_reg1|int_dout[0]             ;
; 3:1                ; 9 bits    ; 18 LEs        ; 9 LEs                ; 9 LEs                  ; Yes        ; |a8251|rx:i_rx|rx_shift_reg:i_rx_shift_reg|data[0]                            ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |a8251|proc:i_procintf|proc_sync_reg:I_proc_sync_reg2|int_dout[6]             ;
; 4:1                ; 7 bits    ; 14 LEs        ; 14 LEs               ; 0 LEs                  ; Yes        ; |a8251|tx:i_tx|tx_shift_reg:i_tx_shift_reg|data_int[6]                        ;
; 5:1                ; 6 bits    ; 18 LEs        ; 6 LEs                ; 12 LEs                 ; Yes        ; |a8251|proc:i_procintf|proc_cmd_reg:I_proc_cmd_reg|cmd_reg[5]                 ;
; 3:1                ; 2 bits    ; 4 LEs         ; 4 LEs                ; 0 LEs                  ; No         ; |a8251|proc:i_procintf|proc_sm:I_proc_sm|next_state.mode                      ;
; 3:1                ; 4 bits    ; 8 LEs         ; 4 LEs                ; 4 LEs                  ; No         ; |a8251|rx:i_rx|rx_det_cntrl:i_rx_det_cntrl|next_state.find_sync2              ;
; 3:1                ; 2 bits    ; 4 LEs         ; 2 LEs                ; 2 LEs                  ; No         ; |a8251|tx:i_tx|tx_cntrl:i_tx_cntrl|tx_state_mach:i_tx_state_mach|sr_load_en~2 ;
; 3:1                ; 2 bits    ; 4 LEs         ; 2 LEs                ; 2 LEs                  ; No         ; |a8251|rx:i_rx|rx_sync_comp:i_rx_sync_comp|char1[6]                           ;
; 3:1                ; 5 bits    ; 10 LEs        ; 10 LEs               ; 0 LEs                  ; No         ; |a8251|tx:i_tx|tx_data_mux:i_tx_data_mux|Mux6                                 ;
; 3:1                ; 3 bits    ; 6 LEs         ; 6 LEs                ; 0 LEs                  ; No         ; |a8251|tx:i_tx|tx_cntrl:i_tx_cntrl|tx_state_mach:i_tx_state_mach|div_cnt_en   ;
; 5:1                ; 5 bits    ; 15 LEs        ; 15 LEs               ; 0 LEs                  ; No         ; |a8251|rx:i_rx|rx_break_cnt:i_rx_break_cnt|space_bit_count[4]                 ;
; 5:1                ; 2 bits    ; 6 LEs         ; 4 LEs                ; 2 LEs                  ; No         ; |a8251|rx:i_rx|rx_break_cnt:i_rx_break_cnt|term_count_val[3]                  ;
; 8:1                ; 5 bits    ; 25 LEs        ; 15 LEs               ; 10 LEs                 ; No         ; |a8251|rx:i_rx|rx_shift_reg:i_rx_shift_reg|par_out[2]                         ;
; 9:1                ; 2 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; No         ; |a8251|rx:i_rx|rx_data_cnt:i_rx_data_cnt|comp_one[3]                          ;
; 10:1               ; 2 bits    ; 12 LEs        ; 12 LEs               ; 0 LEs                  ; No         ; |a8251|rx:i_rx|rx_data_cnt:i_rx_data_cnt|comp_one[1]                          ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+-------------------------------------------------------------------------------+


+----------------------------------------------------------+
; Source assignments for proc:i_procintf|proc_sm:I_proc_sm ;
+----------------+-------+------+--------------------------+
; Assignment     ; Value ; From ; To                       ;
+----------------+-------+------+--------------------------+
; POWER_UP_LEVEL ; Low   ; -    ; state.wait_reset         ;
; POWER_UP_LEVEL ; Low   ; -    ; state.synch2             ;
; POWER_UP_LEVEL ; Low   ; -    ; state.synch1             ;
; POWER_UP_LEVEL ; Low   ; -    ; state.wait1              ;
; POWER_UP_LEVEL ; High  ; -    ; state.mode               ;
+----------------+-------+------+--------------------------+


+-----------------------------------------------------------------------------+
; Source assignments for rx:i_rx|rx_cntrl:i_rx_cntrl|rx_cntrl_sm:i_rx_cntrlsm ;
+----------------+-------+------+---------------------------------------------+
; Assignment     ; Value ; From ; To                                          ;
+----------------+-------+------+---------------------------------------------+
; POWER_UP_LEVEL ; Low   ; -    ; state.sample_stop1                          ;
; POWER_UP_LEVEL ; Low   ; -    ; state.wait_stop2                            ;
; POWER_UP_LEVEL ; Low   ; -    ; state.sample_stop2                          ;
; POWER_UP_LEVEL ; Low   ; -    ; state.db1_data                              ;
; POWER_UP_LEVEL ; Low   ; -    ; state.db1_parity                            ;
; POWER_UP_LEVEL ; Low   ; -    ; state.db1_stop1                             ;
; POWER_UP_LEVEL ; Low   ; -    ; state.db1_stop2                             ;
; POWER_UP_LEVEL ; Low   ; -    ; state.wait_stop1                            ;
; POWER_UP_LEVEL ; Low   ; -    ; state.sample_parity                         ;
; POWER_UP_LEVEL ; Low   ; -    ; state.wait_parity                           ;
; POWER_UP_LEVEL ; Low   ; -    ; state.sample_data                           ;
; POWER_UP_LEVEL ; Low   ; -    ; state.wait_data                             ;
; POWER_UP_LEVEL ; Low   ; -    ; state.false_start_det                       ;
; POWER_UP_LEVEL ; Low   ; -    ; state.wait_start                            ;
; POWER_UP_LEVEL ; Low   ; -    ; state.sync_parity                           ;
; POWER_UP_LEVEL ; Low   ; -    ; state.sync_data                             ;
; POWER_UP_LEVEL ; Low   ; -    ; state.wait_sync                             ;
; POWER_UP_LEVEL ; Low   ; -    ; state.sync_det                              ;
; POWER_UP_LEVEL ; High  ; -    ; state.idle                                  ;
+----------------+-------+------+---------------------------------------------+


+--------------------------------------------------------------------------------+
; Source assignments for rx:i_rx|rx_cntrl:i_rx_cntrl|rx_cntrl_cnt:i_rx_cntrl_cnt ;
+----------------+-------+------+------------------------------------------------+
; Assignment     ; Value ; From ; To                                             ;
+----------------+-------+------+------------------------------------------------+