stp1.stp

基于fpga和sopc的用VHDL语言编写的EDA信号采集与频谱分析电路

          <net name="clk1"/>
          <net name="rxd"/>
          <net name="txd"/>
          <bus link="all" name="xdata" order="msb_to_lsb" radix="hex" state="collapse" type="register">
            <net name="xdata[7]"/>
            <net name="xdata[6]"/>
            <net name="xdata[5]"/>
            <net name="xdata[4]"/>
            <net name="xdata[3]"/>
            <net name="xdata[2]"/>
            <net name="xdata[1]"/>
            <net name="xdata[0]"/>
          </bus>
        </data_view>
        <setup_view>
          <bus link="all" name="d" order="msb_to_lsb" radix="line" state="collapse" type="input pin">
            <net name="d[7]"/>
            <net name="d[6]"/>
            <net name="d[5]"/>
            <net name="d[4]"/>
            <net name="d[3]"/>
            <net name="d[2]"/>
            <net name="d[1]"/>
            <net name="d[0]"/>
          </bus>
          <net name="clk1"/>
          <net name="rxd"/>
          <net name="txd"/>
          <bus link="all" name="xdata" order="msb_to_lsb" radix="hex" state="collapse" type="register">
            <net name="xdata[7]"/>
            <net name="xdata[6]"/>
            <net name="xdata[5]"/>
            <net name="xdata[4]"/>