multi8x8.fit.rpt

基于fpga和sopc的用VHDL语言编写的EDA移位相加硬件乘法器

+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                             ;
+------------------------------------+-------------+--------------+-------------+------+--------------+--------------+-------------------+------------------+-----------------+---------------------------------------------------------------------+
; Compilation Hierarchy Node         ; Logic Cells ; LC Registers ; Memory Bits ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Full Hierarchy Name                                                 ;
+------------------------------------+-------------+--------------+-------------+------+--------------+--------------+-------------------+------------------+-----------------+---------------------------------------------------------------------+
; |MULTI8X8                          ; 39 (1)      ; 28           ; 0           ; 34   ; 0            ; 11 (1)       ; 8 (0)             ; 20 (0)           ; 14 (0)          ; |MULTI8X8                                                           ;
;    |ANDARITH:U3|                   ; 8 (8)       ; 0            ; 0           ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |MULTI8X8|ANDARITH:U3                                               ;
;    |ARICTL:U1|                     ; 5 (1)       ; 4            ; 0           ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (0)            ; 4 (0)           ; |MULTI8X8|ARICTL:U1                                                 ;
;       |lpm_counter:CNT4B_rtl_0|    ; 4 (0)       ; 4            ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; 4 (0)           ; |MULTI8X8|ARICTL:U1|lpm_counter:CNT4B_rtl_0                         ;
;          |cntr_qu7:auto_generated| ; 4 (4)       ; 4            ; 0           ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 4 (4)           ; |MULTI8X8|ARICTL:U1|lpm_counter:CNT4B_rtl_0|cntr_qu7:auto_generated ;
;    |REG16B:U5|                     ; 17 (17)     ; 16           ; 0           ; 0    ; 0            ; 1 (1)        ; 7 (7)             ; 9 (9)            ; 10 (10)         ; |MULTI8X8|REG16B:U5                                                 ;
;    |SREG8B:U2|                     ; 8 (8)       ; 8            ; 0           ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 7 (7)            ; 0 (0)           ; |MULTI8X8|SREG8B:U2                                                 ;
+------------------------------------+-------------+--------------+-------------+------+--------------+--------------+-------------------+------------------+-----------------+---------------------------------------------------------------------+


+-----------------------------------------------------------------------------------+
; Delay Chain Summary                                                               ;
+----------+----------+---------------+---------------+-----------------------+-----+
; Name     ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+----------+----------+---------------+---------------+-----------------------+-----+
; CLKK     ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; A[7]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; A[6]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; A[5]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; A[4]     ; Input    ; OFF           ; ON            ; --                    ; --  ;
; A[3]     ; Input    ; OFF           ; ON            ; --                    ; --  ;
; A[2]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; A[1]     ; Input    ; OFF           ; ON            ; --                    ; --  ;
; A[0]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; START    ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; B[0]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; B[1]     ; Input    ; OFF           ; ON            ; --                    ; --  ;
; B[2]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; B[3]     ; Input    ; OFF           ; ON            ; --                    ; --  ;
; B[4]     ; Input    ; OFF           ; ON            ; --                    ; --  ;
; B[5]     ; Input    ; OFF           ; ON            ; --                    ; --  ;
; B[6]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; B[7]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; DOUT[15] ; Output   ; --            ; --            ; --                    ; --  ;
; DOUT[14] ; Output   ; --            ; --            ; --                    ; --  ;
; DOUT[13] ; Output   ; --            ; --            ; --                    ; --  ;
; DOUT[12] ; Output   ; --            ; --            ; --                    ; --  ;
; DOUT[11] ; Output   ; --            ; --            ; --                    ; --  ;
; DOUT[10] ; Output   ; --            ; --            ; --                    ; --  ;
; DOUT[9]  ; Output   ; --            ; --            ; --                    ; --  ;
; DOUT[8]  ; Output   ; --            ; --            ; --                    ; --  ;
; DOUT[7]  ; Output   ; --            ; --            ; --                    ; --  ;
; DOUT[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; DOUT[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; DOUT[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; DOUT[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; DOUT[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; DOUT[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; DOUT[0]  ; Output   ; --            ; --            ; --                    ; --  ;
+----------+----------+---------------+---------------+-----------------------+-----+


+----------------------------------------------------------+
; Pad To Core Delay Chain Fanout                           ;
+----------------------------+-------------------+---------+
; Source Pin / Fanout        ; Pad To Core Index ; Setting ;
+----------------------------+-------------------+---------+
; CLKK                       ;                   ;         ;
; A[7]                       ;                   ;         ;
;      - ANDARITH:U3|DOUT[7] ; 0                 ; ON      ;
; A[6]                       ;                   ;         ;
;      - ANDARITH:U3|DOUT[6] ; 0                 ; ON      ;
; A[5]                       ;                   ;         ;
;      - ANDARITH:U3|DOUT[5] ; 0                 ; ON      ;
; A[4]                       ;                   ;         ;
;      - ANDARITH:U3|DOUT[4] ; 1                 ; ON      ;
; A[3]                       ;                   ;         ;
;      - ANDARITH:U3|DOUT[3] ; 1                 ; ON      ;
; A[2]                       ;                   ;         ;
;      - ANDARITH:U3|DOUT[2] ; 0                 ; ON      ;
; A[1]                       ;                   ;         ;
;      - ANDARITH:U3|DOUT[1] ; 1                 ; ON      ;
; A[0]                       ;                   ;         ;
;      - ANDARITH:U3|DOUT[0] ; 0                 ; ON      ;
; START                      ;                   ;         ;
;      - NEWSTART~34         ; 0                 ; OFF     ;
; B[0]                       ;                   ;         ;
;      - SREG8B:U2|REG8[0]   ; 0                 ; ON      ;
; B[1]                       ;                   ;         ;
;      - SREG8B:U2|REG8[1]   ; 1                 ; ON      ;
; B[2]                       ;                   ;         ;
;      - SREG8B:U2|REG8[2]   ; 0                 ; ON      ;
; B[3]                       ;                   ;         ;
;      - SREG8B:U2|REG8[3]   ; 1                 ; ON      ;
; B[4]                       ;                   ;         ;
;      - SREG8B:U2|REG8[4]   ; 1                 ; ON      ;
; B[5]                       ;                   ;         ;
;      - SREG8B:U2|REG8[5]   ; 1                 ; ON      ;
; B[6]                       ;                   ;         ;
;      - SREG8B:U2|REG8[6]   ; 0                 ; ON      ;
; B[7]                       ;                   ;         ;
;      - SREG8B:U2|REG8[7]   ; 0                 ; ON      ;
+----------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                               ;
+---------------------------------------------------------------------+---------------+---------+----------------------------+--------+----------------------+------------------+
; Name                                                                ; Location      ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ;
+---------------------------------------------------------------------+---------------+---------+----------------------------+--------+----------------------+------------------+
; ARICTL:U1|CLKOUT~24                                                 ; LC_X7_Y14_N2  ; 24      ; Clock                      ; yes    ; Global clock         ; GCLK3            ;
; ARICTL:U1|lpm_counter:CNT4B_rtl_0|cntr_qu7:auto_generated|safe_q[3] ; LC_X7_Y14_N8  ; 5       ; Clock enable               ; no     ; --                   ; --               ;
; CLKK                                                                ; PIN_28        ; 6       ; Clock                      ; yes    ; Global clock         ; GCLK2            ;
; NEWSTART~33                                                         ; LC_X10_Y14_N2 ; 30      ; Async. clear, Clock enable ; yes    ; Global clock         ; GCLK1            ;
+---------------------------------------------------------------------+---------------+---------+----------------------------+--------+----------------------+------------------+


+-----------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                             ;
+---------------------+---------------+---------+----------------------+------------------+
; Name                ; Location      ; Fan-Out ; Global Resource Used ; Global Line Name ;
+---------------------+---------------+---------+----------------------+------------------+
; ARICTL:U1|CLKOUT~24 ; LC_X7_Y14_N2  ; 24      ; Global clock         ; GCLK3            ;
; CLKK                ; PIN_28        ; 6       ; Global clock         ; GCLK2            ;
; NEWSTART~33         ; LC_X10_Y14_N2 ; 30      ; Glob