scan_led.fit.rpt

基于fpga和sopc的用VHDL语言编写的EDA8段数码显示译码器

; 213      ; 174        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 214      ; 175        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 215      ; 176        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 216      ; 177        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 217      ; 178        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 218      ; 179        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 219      ; 180        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 220      ; 181        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 221      ; 182        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 222      ; 183        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 223      ; 184        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 224      ; 185        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 225      ; 186        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 226      ; 187        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 227      ; 188        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 228      ; 189        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 229      ;            ;          ; VCCINT         ; power  ;              ; 1.5V    ; --         ;                 ;
; 230      ;            ; 1        ; GND            ; gnd    ;              ;         ; --         ;                 ;
; 231      ;            ; 2        ; VCCIO2         ; power  ;              ; 3.3V    ; --         ;                 ;
; 232      ;            ; 1        ; GND            ; gnd    ;              ;         ; --         ;                 ;
; 233      ; 190        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 234      ; 191        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 235      ; 192        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 236      ; 193        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 237      ; 194        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 238      ; 195        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 239      ; 196        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
; 240      ; 197        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ;
+----------+------------+----------+----------------+--------+--------------+---------+------------+-----------------+


+------------------------------------------------------------------+
; Output Pin Load For Reported TCO                                 ;
+---------------------+-------+------------------------------------+
; I/O Standard        ; Load  ; Termination Resistance             ;
+---------------------+-------+------------------------------------+
; LVTTL               ; 10 pF ; Not Available                      ;
; LVCMOS              ; 10 pF ; Not Available                      ;
; 2.5 V               ; 10 pF ; Not Available                      ;
; 1.8 V               ; 10 pF ; Not Available                      ;
; 1.5 V               ; 10 pF ; Not Available                      ;
; SSTL-3 Class I      ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-3 Class II     ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class I      ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II     ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential SSTL-2 ; 30 pF ; (See SSTL-2)                       ;
; 3.3-V PCI           ; 10 pF ; 25 Ohm                             ;
; LVDS                ; 4 pF  ; 100 Ohm                            ;
; RSDS                ; 0 pF  ; 100 Ohm                            ;
+---------------------+-------+------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                     ;
+----------------------------+-------------+--------------+-------------+------+--------------+--------------+-------------------+------------------+-----------------+---------------------+
; Compilation Hierarchy Node ; Logic Cells ; LC Registers ; Memory Bits ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Full Hierarchy Name ;
+----------------------------+-------------+--------------+-------------+------+--------------+--------------+-------------------+------------------+-----------------+---------------------+
; |SCAN_LED                  ; 18 (18)     ; 3            ; 0           ; 16   ; 0            ; 15 (15)      ; 2 (2)             ; 1 (1)            ; 0 (0)           ; |SCAN_LED           ;
+----------------------------+-------------+--------------+-------------+------+--------------+--------------+-------------------+------------------+-----------------+---------------------+


+--------------------------------------------------------------------------------+
; Delay Chain Summary                                                            ;
+-------+----------+---------------+---------------+-----------------------+-----+
; Name  ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+-------+----------+---------------+---------------+-----------------------+-----+
; CLK   ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; SG[6] ; Output   ; --            ; --            ; --                    ; --  ;
; SG[5] ; Output   ; --            ; --            ; --                    ; --  ;
; SG[4] ; Output   ; --            ; --            ; --                    ; --  ;
; SG[3] ; Output   ; --            ; --            ; --                    ; --  ;
; SG[2] ; Output   ; --            ; --            ; --                    ; --  ;
; SG[1] ; Output   ; --            ; --            ; --                    ; --  ;
; SG[0] ; Output   ; --            ; --            ; --                    ; --  ;
; BT[7] ; Output   ; --            ; --            ; --                    ; --  ;
; BT[6] ; Output   ; --            ; --            ; --                    ; --  ;
; BT[5] ; Output   ; --            ; --            ; --                    ; --  ;
; BT[4] ; Output   ; --            ; --            ; --                    ; --  ;
; BT[3] ; Output   ; --            ; --            ; --                    ; --  ;
; BT[2] ; Output   ; --            ; --            ; --                    ; --  ;
; BT[1] ; Output   ; --            ; --            ; --                    ; --  ;
; BT[0] ; Output   ; --            ; --            ; --                    ; --  ;
+-------+----------+---------------+---------------+-----------------------+-----+


+---------------------------------------------------+
; Pad To Core Delay Chain Fanout                    ;
+---------------------+-------------------+---------+
; Source Pin / Fanout ; Pad To Core Index ; Setting ;
+---------------------+-------------------+---------+
; CLK                 ;                   ;         ;
+---------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------+
; Control Signals                                                                                    ;
+--------+---------------+---------+--------------+--------+----------------------+------------------+
; Name   ; Location      ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ;
+--------+---------------+---------+--------------+--------+----------------------+------------------+
; CLK    ; PIN_28        ; 3       ; Clock        ; yes    ; Global clock         ; GCLK2            ;
; add~31 ; LC_X34_Y16_N9 ; 1       ; Clock enable ; no     ; --                   ; --               ;
+--------+---------------+---------+--------------+--------+----------------------+------------------+


+---------------------------------------------------------------------+
; Global & Other Fast Signals                                         ;
+------+----------+---------+----------------------+------------------+
; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ;
+------+----------+---------+----------------------+------------------+
; CLK  ; PIN_28   ; 3       ; Global clock         ; GCLK2            ;
+------+----------+---------+----------------------+------------------+


+---------------------------------+
; Non-Global High Fan-Out Signals ;
+---------+-----------------------+
; Name    ; Fan-Out               ;
+---------+-----------------------+
; CNT8[0] ; 17                    ;
; CNT8[1] ; 16                    ;
; CNT8[2] ; 15                    ;
; Mux~55  ; 2                     ;
; add~31  ; 1                     ;
; Mux~48  ; 1                     ;
; Mux~294 ; 1                     ;
; Mux~50  ; 1                     ;
; Mux~51  ; 1                     ;
; Mux~52  ; 1                     ;
; Mux~53  ; 1                     ;
; Mux~54  ; 1                     ;
; Mux~293 ; 1                     ;
; Mux~292 ; 1                     ;
; Mux~291 ; 1                     ;
; Mux~93  ; 1                     ;
; Mux~92  ; 1                     ;
; Mux~91  ; 1                     ;
+---------+-----------------------+


+----------------------------------------------------+
; Interconnect Usage Summary                         ;
+----------------------------+-----------------------+
; Interconnect Resource Type ; Usage                 ;
+----------------------------+-----------------------+