📄 stm8s105c_s.lst
字号:
;register
98 0050C2 reserved8 DS.B 1 ; unused
99 0050C3 .CLK_CMSR DS.B 1 ; Clock master status register
100 0050C4 .CLK_SWR DS.B 1 ; Clock master switch register
101 0050C5 .CLK_SWCR DS.B 1 ; Clock switch control register
102 0050C6 .CLK_CKDIVR DS.B 1 ; Clock divider register
103 0050C7 .CLK_PCKENR1 DS.B 1 ; Peripheral clock gating
;register 1
104 0050C8 .CLK_CSSR DS.B 1 ; Clock security system
;register
105 0050C9 .CLK_CCOR DS.B 1 ; Configurable clock control
;register
106 0050CA .CLK_PCKENR2 DS.B 1 ; Peripheral clock gating
;register 2
107 0050CB .CLK_CANCCR DS.B 1 ; CAN clock control register
108 0050CC .CLK_HSITRIMR DS.B 1 ; HSI clock calibration trimming
; register
109 0050CD .CLK_SWIMCCR DS.B 1 ; SWIM clock control register
110 0050CE reserved9 DS.B 3 ; unused
111
112 ; Window Watchdog (WWDG) at 0x50d1
113 ;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
;;;;;;
114 0050D1 .WWDG_CR DS.B 1 ; WWDG Control Register
115 0050D2 .WWDG_WR DS.B 1 ; WWDR Window Register
116 0050D3 reserved10 DS.B 13 ; unused
117
118 ; Independent Watchdog (IWDG) at 0x50e0
119 ;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
;;;;;;
120 0050E0 .IWDG_KR DS.B 1 ; IWDG Key Register
121 0050E1 .IWDG_PR DS.B 1 ; IWDG Prescaler Register
122 0050E2 .IWDG_RLR DS.B 1 ; IWDG Reload Register
123 0050E3 reserved11 DS.B 13 ; unused
124
125 ; Auto Wake-Up (AWU) at 0x50f0
STMicroelectronics list file postprocessor v1.01 (C)2009-2012 Thu May 03 10:57:15 2012
Page 4 Assembler
f:\stm8\stm8实验\第四次课\中断\stm8s105c_s.asm
126 ;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
;;;;;;
127 0050F0 .AWU_CSR DS.B 1 ; AWU Control/Status Register
128 0050F1 .AWU_APR DS.B 1 ; AWU asynchronous prescaler
;buffer register
129 0050F2 .AWU_TBR DS.B 1 ; AWU Timebase selection
;register
130
131 ; Beeper (BEEP) at 0x50f3
132 ;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
;;;;;;
133 0050F3 .BEEP_CSR DS.B 1 ; BEEP Control/Status Register
134 0050F4 reserved12 DS.B 268 ; unused
135
136 ; Serial Peripheral Interface (SPI) at 0x5200
137 ;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
;;;;;;
138 005200 .SPI_CR1 DS.B 1 ; SPI Control Register 1
139 005201 .SPI_CR2 DS.B 1 ; SPI Control Register 2
140 005202 .SPI_ICR DS.B 1 ; SPI Interrupt Control
;Register
141 005203 .SPI_SR DS.B 1 ; SPI Status Register
142 005204 .SPI_DR DS.B 1 ; SPI Data Register
143 005205 .SPI_CRCPR DS.B 1 ; SPI CRC Polynomial Register
144 005206 .SPI_RXCRCR DS.B 1 ; SPI Rx CRC Register
145 005207 .SPI_TXCRCR DS.B 1 ; SPI Tx CRC Register
146 005208 reserved13 DS.B 8 ; unused
147
148 ; I2C Bus Interface (I2C) at 0x5210
149 ;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
;;;;;;
150 005210 .I2C_CR1 DS.B 1 ; I2C control register 1
151 005211 .I2C_CR2 DS.B 1 ; I2C control register 2
152 005212 .I2C_FREQR DS.B 1 ; I2C frequency register
153 005213 .I2C_OARL DS.B 1 ; I2C Own address register low
154 005214 .I2C_OARH DS.B 1 ; I2C Own address register high
155 005215 reserved14 DS.B 1 ; unused
156 005216 .I2C_DR DS.B 1 ; I2C data register
157 005217 .I2C_SR1 DS.B 1 ; I2C status register 1
158 005218 .I2C_SR2 DS.B 1 ; I2C status register 2
159 005219 .I2C_SR3 DS.B 1 ; I2C status register 3
160 00521A .I2C_ITR DS.B 1 ; I2C interrupt control
;register
161 00521B .I2C_CCRL DS.B 1 ; I2C Clock control register
;low
162 00521C .I2C_CCRH DS.B 1 ; I2C Clock control register
;high
163 00521D .I2C_TRISER DS.B 1 ; I2C TRISE register
164 00521E .I2C_PECR DS.B 1 ; I2C packet error checking
;register
165 00521F reserved15 DS.B 33 ; unused
166
167 ; LIN Universal asynch. receiver transmitter (UART2) at
;0x5240
168 ;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
;;;;;;
169 005240 .UART2_SR DS.B 1 ; UART2 Status Register
STMicroelectronics list file postprocessor v1.01 (C)2009-2012 Thu May 03 10:57:15 2012
Page 5 Assembler
f:\stm8\stm8实验\第四次课\中断\stm8s105c_s.asm
170 005241 .UART2_DR DS.B 1 ; UART2 Data Register
171 005242 .UART2_BRR1 DS.B 1 ; UART2 Baud Rate Register 1
172 005243 .UART2_BRR2 DS.B 1 ; UART2 Baud Rate Register 2
173 005244 .UART2_CR1 DS.B 1 ; UART2 Control Register 1
174 005245 .UART2_CR2 DS.B 1 ; UART2 Control Register 2
175 005246 .UART2_CR3 DS.B 1 ; UART2 Control Register 3
176 005247 .UART2_CR4 DS.B 1 ; UART2 Control Register 4
177 005248 reserved16 DS.B 1 ; unused
178 005249 .UART2_CR6 DS.B 1 ; UART2 Control Register 6
179 00524A .UART2_GTR DS.B 1 ; UART2 Guard time Register
180 00524B .UART2_PSCR DS.B 1 ; UART2 Prescaler Register
181 00524C reserved17 DS.B 4 ; unused
182
183 ; 16-Bit Timer 1 (TIM1) at 0x5250
184 ;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
;;;;;;
185 005250 .TIM1_CR1 DS.B 1 ; TIM1 Control register 1
186 005251 .TIM1_CR2 DS.B 1 ; TIM1 Control register 2
187 005252 .TIM1_SMCR DS.B 1 ; TIM1 Slave Mode Control
;register
188 005253 .TIM1_ETR DS.B 1 ; TIM1 external trigger
;register
189 005254 .TIM1_IER DS.B 1 ; TIM1 Interrupt enable
;register
190 005255 .TIM1_SR1 DS.B 1 ; TIM1 Status register 1
191 005256 .TIM1_SR2 DS.B 1 ; TIM1 Status register 2
192 005257 .TIM1_EGR DS.B 1 ; TIM1 Event Generation
;register
193 005258 .TIM1_CCMR1 DS.B 1 ; TIM1 Capture/Compare mode
;register 1
194 005259 .TIM1_CCMR2 DS.B 1 ; TIM1 Capture/Compare mode
;register 2
195 00525A .TIM1_CCMR3 DS.B 1 ; TIM1 Capture/Compare mode
;register 3
196 00525B .TIM1_CCMR4 DS.B 1 ; TIM1 Capture/Compare mode
;register 4
197 00525C .TIM1_CCER1 DS.B 1 ; TIM1 Capture/Compare enable
;register 1
198 00525D .TIM1_CCER2 DS.B 1 ; TIM1 Capture/Compare enable
;register 2
199 00525E .TIM1_CNTRH DS.B 1 ; Data bits High
200 00525F .TIM1_CNTRL DS.B 1 ; Data bits Low
201 005260 .TIM1_PSCRH DS.B 1 ; Data bits High
202 005261 .TIM1_PSCRL DS.B 1 ; Data bits Low
203 005262 .TIM1_ARRH DS.B 1 ; Data bits High
204 005263 .TIM1_ARRL DS.B 1 ; Data bits Low
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -