📄 adcdac.fit.rpt
字号:
+----------------+
Floorplan report data cannot be output to ASCII.
Please use Quartus II to view the floorplan report data.
+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in E:/highflu documents/quartwork/adcdac/adcdac.pin.
+--------------------------------------------------------+
; Fitter Resource Usage Summary ;
+--------------------------------+-----------------------+
; Resource ; Usage ;
+--------------------------------+-----------------------+
; Logic cells ; 16 / 12,060 ( < 1 % ) ;
; Registers ; 8 / 12,567 ( < 1 % ) ;
; Total LABs ; 2 / 1,206 ( < 1 % ) ;
; Logic elements in carry chains ; 8 ;
; User inserted logic cells ; 0 ;
; Virtual pins ; 0 ;
; I/O pins ; 19 / 173 ( 10 % ) ;
; -- Clock pins ; 1 / 2 ( 50 % ) ;
; Global signals ; 2 ;
; M4Ks ; 0 / 52 ( 0 % ) ;
; Total memory bits ; 0 / 239,616 ( 0 % ) ;
; Total RAM block bits ; 0 / 239,616 ( 0 % ) ;
; Global clocks ; 2 / 8 ( 25 % ) ;
; Maximum fan-out node ; lm311 ;
; Maximum fan-out ; 16 ;
; Total fan-out ; 73 ;
; Average fan-out ; 1.97 ;
+--------------------------------+-----------------------+
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins ;
+-------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+-------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; clk ; 28 ; 1 ; 0 ; 15 ; 2 ; 8 ; 0 ; yes ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; clr ; 233 ; 2 ; 6 ; 27 ; 0 ; 8 ; 0 ; yes ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; lm311 ; 158 ; 3 ; 53 ; 19 ; 0 ; 16 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
+-------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+
; dd[0] ; 21 ; 1 ; 0 ; 20 ; 1 ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ;
; dd[1] ; 41 ; 1 ; 0 ; 7 ; 1 ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ;
; dd[2] ; 128 ; 3 ; 53 ; 3 ; 0 ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ;
; dd[3] ; 132 ; 3 ; 53 ; 4 ; 1 ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ;
; dd[4] ; 133 ; 3 ; 53 ; 4 ; 0 ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ;
; dd[5] ; 134 ; 3 ; 53 ; 5 ; 2 ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ;
; dd[6] ; 135 ; 3 ; 53 ; 5 ; 1 ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ;
; dd[7] ; 136 ; 3 ; 53 ; 5 ; 0 ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ;
; dispdata[0] ; 161 ; 3 ; 53 ; 20 ; 0 ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ;
; dispdata[1] ; 162 ; 3 ; 53 ; 21 ; 2 ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ;
; dispdata[2] ; 163 ; 3 ; 53 ; 21 ; 1 ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ;
; dispdata[3] ; 164 ; 3 ; 53 ; 21 ; 0 ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ;
; dispdata[4] ; 165 ; 3 ; 53 ; 22 ; 2 ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ;
; dispdata[5] ; 166 ; 3 ; 53 ; 22 ; 1 ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ;
; dispdata[6] ; 167 ; 3 ; 53 ; 22 ; 0 ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ;
; dispdata[7] ; 168 ; 3 ; 53 ; 23 ; 2 ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+
+------------------------------------------------------------+
; I/O Bank Usage ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1 ; 5 / 44 ( 11 % ) ; 3.3V ; -- ;
; 2 ; 1 / 42 ( 2 % ) ; 3.3V ; -- ;
; 3 ; 15 / 45 ( 33 % ) ; 3.3V ; -- ;
; 4 ; 0 / 42 ( 0 % ) ; 3.3V ; -- ;
+----------+------------------+---------------+--------------+
+--------------------------------------------------------------------------------------------------------------------+
; All Package Pins ;
+----------+------------+----------+----------------+--------+--------------+---------+------------+-----------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage ; Dir. ; I/O Standard ; Voltage ; I/O Type ; User Assignment ;
+----------+------------+----------+----------------+--------+--------------+---------+------------+-----------------+
; 1 ; 0 ; 1 ; GND* ; ; ; ; Row I/O ; ;
; 2 ; 1 ; 1 ; GND* ; ; ; ; Row I/O ; ;
; 3 ; 2 ; 1 ; GND* ; ; ; ; Row I/O ; ;
; 4 ; 3 ; 1 ; GND* ; ; ; ; Row I/O ; ;
; 5 ; 4 ; 1 ; GND* ; ; ; ; Row I/O ; ;
; 6 ; 5 ; 1 ; GND* ; ; ; ; Row I/O ; ;
; 7 ; 6 ; 1 ; GND* ; ; ; ; Row I/O ; ;
; 8 ; 7 ; 1 ; GND* ; ; ; ; Row I/O ; ;
; 9 ; ; 1 ; VCCIO1 ; power ; ; 3.3V ; -- ; ;
; 10 ; ; 1 ; GND ; gnd ; ; ; -- ; ;
; 11 ; 8 ; 1 ; GND* ; ; ; ; Row I/O ; ;
; 12 ; 9 ; 1 ; GND* ; ; ; ; Row I/O ; ;
; 13 ; 10 ; 1 ; GND* ; ; ; ; Row I/O ; ;
; 14 ; 11 ; 1 ; GND* ; ; ; ; Row I/O ; ;
; 15 ; 12 ; 1 ; GND* ; ; ; ; Row I/O ; ;
; 16 ; 13 ; 1 ; GND* ; ; ; ; Row I/O ; ;
; 17 ; 14 ; 1 ; GND* ; ; ; ; Row I/O ; ;
; 18 ; 15 ; 1 ; GND* ; ; ; ; Row I/O ; ;
; 19 ; 16 ; 1 ; GND* ; ; ; ; Row I/O ; ;
; 20 ; 17 ; 1 ; GND* ; ; ; ; Row I/O ; ;
; 21 ; 18 ; 1 ; dd[0] ; output ; LVTTL ; ; Row I/O ; Y ;
; 22 ; ; 1 ; VCCIO1 ; power ; ; 3.3V ; -- ; ;
; 23 ; 28 ; 1 ; GND* ; ; ; ; Row I/O ; ;
; 24 ; 29 ; 1 ; *~nCSO~ / GND* ; output ; LVTTL ; ; Row I/O ; N ;
; 25 ; 30 ; 1 ; ^DATA0 ; input ; ; ; -- ; ;
; 26 ; 31 ; 1 ; ^nCONFIG ; ; ; ; -- ; ;
; 27 ; ; 1 ; VCCA_PLL1 ; power ; ; 1.5V ; -- ; ;
; 28 ; 32 ; 1 ; clk ; input ; LVTTL ; ; Row I/O ; Y ;
; 29 ; 33 ; 1 ; GND+ ; ; ; ; Row I/O ; ;
; 30 ; ; 1 ; GNDA_PLL1 ; gnd ; ; ; -- ; ;
; 31 ; ; 1 ; GNDG_PLL1 ; gnd ; ; ; -- ; ;
; 32 ; 34 ; 1 ; ^nCEO ; ; ; ; -- ; ;
; 33 ; 35 ; 1 ; ^nCE ; ; ; ; -- ; ;
; 34 ; 36 ; 1 ; ^MSEL0 ; ; ; ; -- ; ;
; 35 ; 37 ; 1 ; ^MSEL1 ; ; ; ; -- ; ;
; 36 ; 38 ; 1 ; ^DCLK ; bidir ; ; ; -- ; ;
; 37 ; 39 ; 1 ; *~ASDO~ / GND* ; output ; LVTTL ; ; Row I/O ; N ;
; 38 ; 40 ; 1 ; GND* ; ; ; ; Row I/O ; ;
; 39 ; 41 ; 1 ; GND* ; ; ; ; Row I/O ; ;
; 40 ; ; 1 ; GND ; gnd ; ; ; -- ; ;
; 41 ; 52 ; 1 ; dd[1] ; output ; LVTTL ; ; Row I/O ; Y ;
; 42 ; 53 ; 1 ; GND* ; ; ; ; Row I/O ; ;
; 43 ; 54 ; 1 ; GND* ; ; ; ; Row I/O ; ;
; 44 ; 55 ; 1 ; GND* ; ; ; ; Row I/O ; ;
; 45 ; 56 ; 1 ; GND* ; ; ; ; Row I/O ; ;
; 46 ; 57 ; 1 ; GND* ; ; ; ; Row I/O ; ;
; 47 ; 58 ; 1 ; GND* ; ; ; ; Row I/O ; ;
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -