📄 flash3.map.rpt
字号:
; Top-level entity name ; FLASH3 ; FLASH3 ;
; State Machine Processing ; Auto ; Auto ;
; Extract Verilog State Machines ; On ; On ;
; Extract VHDL State Machines ; On ; On ;
; NOT Gate Push-Back ; On ; On ;
; Power-Up Don't Care ; On ; On ;
; Remove Redundant Logic Cells ; Off ; Off ;
; Remove Duplicate Registers ; On ; On ;
; Ignore CARRY Buffers ; Off ; Off ;
; Ignore CASCADE Buffers ; Off ; Off ;
; Ignore GLOBAL Buffers ; Off ; Off ;
; Ignore ROW GLOBAL Buffers ; Off ; Off ;
; Ignore LCELL Buffers ; Off ; Off ;
; Ignore SOFT Buffers ; On ; On ;
; Limit AHDL Integers to 32 Bits ; Off ; Off ;
; Optimization Technique -- Cyclone ; Balanced ; Balanced ;
; Carry Chain Length -- Stratix/Stratix GX/Cyclone/MAX II/Cyclone II ; 70 ; 70 ;
; Auto Carry Chains ; On ; On ;
; Auto Open-Drain Pins ; On ; On ;
; Remove Duplicate Logic ; On ; On ;
; Perform WYSIWYG Primitive Resynthesis ; Off ; Off ;
; Perform gate-level register retiming ; Off ; Off ;
; Allow register retiming to trade off Tsu/Tco with Fmax ; On ; On ;
; Auto ROM Replacement ; On ; On ;
; Auto RAM Replacement ; On ; On ;
; Auto Shift Register Replacement ; On ; On ;
; Auto Clock Enable Replacement ; On ; On ;
; Allows Synchronous Control Signal Usage in Normal Mode Logic Cells ; On ; On ;
; Auto RAM Block Balancing ; On ; On ;
; Auto Resource Sharing ; Off ; Off ;
; Allow Any RAM Size For Recognition ; Off ; Off ;
; Allow Any ROM Size For Recognition ; Off ; Off ;
; Allow Any Shift Register Size For Recognition ; Off ; Off ;
; Enable M512 Memory Blocks ; On ; On ;
+--------------------------------------------------------------------+--------------+---------------+
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Multiplexer Restructuring Statistics (Restructuring Performed) ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Multiplexer Inputs ; Bus Width ; Baseline Area ; Area if Restructured ; Saving if Restructured ; Registered ; Example Multiplexer Output ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 2:1 ; 16 bits ; 16 LEs ; 16 LEs ; 0 LEs ; Yes ; |FLASH3|FOR_HT3:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_outgoing_tri_state_bridge_0_data[15] ;
; 2:1 ; 20 bits ; 20 LEs ; 20 LEs ; 0 LEs ; Yes ; |FLASH3|FOR_HT3:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|tri_state_bridge_0_address[1] ;
; 2:1 ; 5 bits ; 5 LEs ; 5 LEs ; 0 LEs ; Yes ; |FLASH3|FOR_HT3:inst|cpu_0:the_cpu_0|E_shift_rot_cnt[0] ;
; 2:1 ; 8 bits ; 8 LEs ; 8 LEs ; 0 LEs ; Yes ; |FLASH3|FOR_HT3:inst|cpu_0:the_cpu_0|av_ld_byte3_data[2] ;
; 2:1 ; 2 bits ; 2 LEs ; 2 LEs ; 0 LEs ; Yes ; |FLASH3|FOR_HT3:inst|cpu_0:the_cpu_0|R_logic_op[1] ;
; 2:1 ; 2 bits ; 2 LEs ; 2 LEs ; 0 LEs ; Yes ; |FLASH3|FOR_HT3:inst|cpu_0:the_cpu_0|av_ld_align_cycle[1] ;
; 2:1 ; 8 bits ; 8 LEs ; 8 LEs ; 0 LEs ; Yes ; |FLASH3|FOR_HT3:inst|cpu_0:the_cpu_0|d_writedata[8] ;
; 3:1 ; 32 bits ; 64 LEs ; 32 LEs ; 32 LEs ; Yes ; |FLASH3|FOR_HT3:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|MonDReg[7] ;
; 4:1 ; 20 bits ; 40 LEs ; 40 LEs ; 0 LEs ; Yes ; |FLASH3|FOR_HT3:inst|cpu_0:the_cpu_0|F_pc[11] ;
; 3:1 ; 32 bits ; 64 LEs ; 64 LEs ; 0 LEs ; Yes ; |FLASH3|FOR_HT3:inst|cpu_0:the_cpu_0|E_shift_rot_result[3] ;
; 3:1 ; 12 bits ; 24 LEs ; 24 LEs ; 0 LEs ; Yes ; |FLASH3|FOR_HT3:inst|cpu_0:the_cpu_0|D_iw[5] ;
; 3:1 ; 20 bits ; 40 LEs ; 40 LEs ; 0 LEs ; Yes ; |FLASH3|FOR_HT3:inst|cpu_0:the_cpu_0|E_src1[8] ;
; 3:1 ; 8 bits ; 16 LEs ; 8 LEs ; 8 LEs ; Yes ; |FLASH3|FOR_HT3:inst|cpu_0:the_cpu_0|av_ld_byte0_data[7] ;
; 3:1 ; 16 bits ; 32 LEs ; 32 LEs ; 0 LEs ; Yes ; |FLASH3|FOR_HT3:inst|cpu_0:the_cpu_0|av_ld_byte2_data[2] ;
; 3:1 ; 20 bits ; 40 LEs ; 40 LEs ; 0 LEs ; Yes ; |FLASH3|FOR_HT3:inst|cpu_0:the_cpu_0|D_iw[28] ;
; 3:1 ; 16 bits ; 32 LEs ; 32 LEs ; 0 LEs ; Yes ; |FLASH3|FOR_HT3:inst|cpu_0:the_cpu_0|E_src2[0] ;
; 3:1 ; 12 bits ; 24 LEs ; 12 LEs ; 12 LEs ; Yes ; |FLASH3|FOR_HT3:inst|cpu_0:the_cpu_0|E_src1[0] ;
; 3:1 ; 8 bits ; 16 LEs ; 8 LEs ; 8 LEs ; Yes ; |FLASH3|FOR_HT3:inst|cpu_0:the_cpu_0|d_writedata[23] ;
; 3:1 ; 8 bits ; 16 LEs ; 16 LEs ; 0 LEs ; Yes ; |FLASH3|FOR_HT3:inst|cpu_0:the_cpu_0|d_writedata[31] ;
; 4:1 ; 8 bits ; 16 LEs ; 8 LEs ; 8 LEs ; Yes ; |FLASH3|FOR_HT3:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|MonAReg[2] ;
; 4:1 ; 3 bits ; 6 LEs ; 6 LEs ; 0 LEs ; Yes ; |FLASH3|FOR_HT3:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|cfi_flash_s1_wait_counter[0] ;
; 4:1 ; 22 bits ; 44 LEs ; 44 LEs ; 0 LEs ; Yes ; |FLASH3|FOR_HT3:inst|cpu_0:the_cpu_0|W_alu_result[12] ;
; 4:1 ; 15 bits ; 30 LEs ; 30 LEs ; 0 LEs ; Yes ; |FLASH3|FOR_HT3:inst|cpu_0:the_cpu_0|E_src2[16] ;
; 5:1 ; 32 bits ; 96 LEs ; 32 LEs ; 64 LEs ; Yes ; |FLASH3|FOR_HT3:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_break:the_cpu_0_nios2_oci_break|break_readreg[20] ;
; 5:1 ; 2 bits ; 6 LEs ; 6 LEs ; 0 LEs ; Yes ; |FLASH3|FOR_HT3:inst|cpu_0:the_cpu_0|d_byteenable[2] ;
; 5:1 ; 10 bits ; 30 LEs ; 30 LEs ; 0 LEs ; Yes ; |FLASH3|FOR_HT3:inst|cpu_0:the_cpu_0|W_alu_result[31] ;
; 2:1 ; 2 bits ; 2 LEs ; 2 LEs ; 0 LEs ; No ; |FLASH3|FOR_HT3:inst|cpu_0:the_cpu_0|D_logic_op_raw[0] ;
; 2:1 ; 4 bits ; 4 LEs ; 4 LEs ; 0 LEs ; No ; |FLASH3|FOR_HT3:inst|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|cpu_0_jtag_debug_module_byteenable[0] ;
; 2:1 ; 9 bits ; 9 LEs ; 9 LEs ; 0 LEs ; No ; |FLASH3|FOR_HT3:inst|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|cpu_0_jtag_debug_module_address[0] ;
; 2:1 ; 28 bits ; 28 LEs ; 28 LEs ; 0 LEs ; No ; |FLASH3|FOR_HT3:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|readdata[10] ;
; 2:1 ; 22 bits ; 22 LEs ; 22 LEs ; 0 LEs ; No ; |FLASH3|FOR_HT3:inst|cpu_0:the_cpu_0|E_arith_result[7] ;
; 2:1 ; 2 bits ; 2 LEs ; 2 LEs ; 0 LEs ; No ; |FLASH3|FOR_HT3:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|tri_state_bridge_0_avalon_slave_arb_winner[1] ;
; 2:1 ; 4 bits ; 4 LEs ; 4 LEs ; 0 LEs ; No ; |FLASH3|FOR_HT3:inst|onchip_memory_0_s1_arbitrator:the_onchip_memory_0_s1|onchip_memory_0_s1_byteenable[1] ;
; 2:1 ; 10 bits ; 10 LEs ; 10 LEs ; 0 LEs ; No ; |FLASH3|FOR_HT3:inst|onchip_memory_0_s1_arbitrator:the_onchip_memory_0_s1|onchip_memory_0_s1_address[0] ;
; 2:1 ; 2 bits ; 2 LEs ; 2 LEs ; 0 LEs ; No ; |FLASH3|FOR_HT3:inst|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|cpu_0_jtag_debug_module_arb_winner[1] ;
; 2:1 ; 2 bits ; 2 LEs ; 2 LEs ; 0 LEs ; No ; |FLASH3|FOR_HT3:inst|onchip_memory_0_s1_arbitrator:the_onchip_memory_0_s1|onchip_memory_0_s1_arb_winner[1] ;
; 2:1 ; 5 bits ; 5 LEs ; 5 LEs ; 0 LEs ; No ; |FLASH3|FOR_HT3:inst|cpu_0:the_cpu_0|comb~0 ;
; 2:1 ; 6 bits ; 6 LEs ; 6 LEs ; 0 LEs ; No ; |FLASH3|FOR_HT3:inst|jtag_uart:the_jtag_uart|av_readdata[3] ;
; 2:1 ; 9 bits ; 9 LEs ; 9 LEs ; 0 LEs ; No ; |FLASH3|FOR_HT3:inst|jtag_uart:the_jtag_uart|av_readdata[0] ;
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -