📄 mcf5484_devs.h
字号:
cyg_uint8 pclrr_fec0h;
cyg_uint8 pclrr_fec0l;
cyg_uint8 pclrr_fec1h;
cyg_uint8 pclrr_fec1l;
cyg_uint8 pclrr_feci2c;
cyg_uint8 pclrr_pcibg;
cyg_uint8 pclrr_pcibr;
cyg_uint8 _res11;
cyg_uint8 pclrr_psc3psc2;
cyg_uint8 pclrr_psc1psc0;
cyg_uint8 pclrr_dspi;
cyg_uint8 _res12;
// Pin Assignment Register
cyg_uint16 par_fbctl;
cyg_uint8 par_fbcs;
cyg_uint8 par_dma;
cyg_uint16 par_feci2cirq;
cyg_uint16 _res13;
cyg_uint16 par_pcibg;
cyg_uint16 par_pcibr;
cyg_uint8 par_psc3;
cyg_uint8 par_psc2;
cyg_uint8 par_psc1;
cyg_uint8 par_psc0;
cyg_uint16 par_dspi;
cyg_uint8 par_timer;
cyg_uint8 _res14;
// 0xA54 - 0xA7F reserved
cyg_uint32 _res15[11];
//0xA80 - 0xAFF GAP
cyg_uint32 _res16[32];
} __attribute__ ((aligned (4), packed)) mcf5484_gpio_t;
//Configuration registers macros
/* Bit definitions and macros for MCF_GPIO_PODR_FBCTL */
#define MCF5484_GPIO_PODR_FBCTL_PODRFBCTL0 (0x01)
#define MCF5484_GPIO_PODR_FBCTL_PODRFBCTL1 (0x02)
#define MCF5484_GPIO_PODR_FBCTL_PODRFBCTL2 (0x04)
#define MCF5484_GPIO_PODR_FBCTL_PODRFBCTL3 (0x08)
#define MCF5484_GPIO_PODR_FBCTL_PODRFBCTL4 (0x10)
#define MCF5484_GPIO_PODR_FBCTL_PODRFBCTL5 (0x20)
#define MCF5484_GPIO_PODR_FBCTL_PODRFBCTL6 (0x40)
#define MCF5484_GPIO_PODR_FBCTL_PODRFBCTL7 (0x80)
/* Bit definitions and macros for MCF_GPIO_PODR_FBCS */
#define MCF5484_GPIO_PODR_FBCS_PODRFBCS1 (0x02)
#define MCF5484_GPIO_PODR_FBCS_PODRFBCS2 (0x04)
#define MCF5484_GPIO_PODR_FBCS_PODRFBCS3 (0x08)
#define MCF5484_GPIO_PODR_FBCS_PODRFBCS4 (0x10)
#define MCF5484_GPIO_PODR_FBCS_PODRFBCS5 (0x20)
/* Bit definitions and macros for MCF_GPIO_PODR_DMA */
#define MCF5484_GPIO_PODR_DMA_PODRDMA0 (0x01)
#define MCF5484_GPIO_PODR_DMA_PODRDMA1 (0x02)
#define MCF5484_GPIO_PODR_DMA_PODRDMA2 (0x04)
#define MCF5484_GPIO_PODR_DMA_PODRDMA3 (0x08)
/* Bit definitions and macros for MCF_GPIO_PODR_FEC0H */
#define MCF5484_GPIO_PODR_FEC0H_PODRFEC0H0 (0x01)
#define MCF5484_GPIO_PODR_FEC0H_PODRFEC0H1 (0x02)
#define MCF5484_GPIO_PODR_FEC0H_PODRFEC0H2 (0x04)
#define MCF5484_GPIO_PODR_FEC0H_PODRFEC0H3 (0x08)
#define MCF5484_GPIO_PODR_FEC0H_PODRFEC0H4 (0x10)
#define MCF5484_GPIO_PODR_FEC0H_PODRFEC0H5 (0x20)
#define MCF5484_GPIO_PODR_FEC0H_PODRFEC0H6 (0x40)
#define MCF5484_GPIO_PODR_FEC0H_PODRFEC0H7 (0x80)
/* Bit definitions and macros for MCF_GPIO_PODR_FEC0L */
#define MCF5484_GPIO_PODR_FEC0L_PODRFEC0L0 (0x01)
#define MCF5484_GPIO_PODR_FEC0L_PODRFEC0L1 (0x02)
#define MCF5484_GPIO_PODR_FEC0L_PODRFEC0L2 (0x04)
#define MCF5484_GPIO_PODR_FEC0L_PODRFEC0L3 (0x08)
#define MCF5484_GPIO_PODR_FEC0L_PODRFEC0L4 (0x10)
#define MCF5484_GPIO_PODR_FEC0L_PODRFEC0L5 (0x20)
#define MCF5484_GPIO_PODR_FEC0L_PODRFEC0L6 (0x40)
#define MCF5484_GPIO_PODR_FEC0L_PODRFEC0L7 (0x80)
/* Bit definitions and macros for MCF_GPIO_PODR_FEC1H */
#define MCF5484_GPIO_PODR_FEC1H_PODRFEC1H0 (0x01)
#define MCF5484_GPIO_PODR_FEC1H_PODRFEC1H1 (0x02)
#define MCF5484_GPIO_PODR_FEC1H_PODRFEC1H2 (0x04)
#define MCF5484_GPIO_PODR_FEC1H_PODRFEC1H3 (0x08)
#define MCF5484_GPIO_PODR_FEC1H_PODRFEC1H4 (0x10)
#define MCF5484_GPIO_PODR_FEC1H_PODRFEC1H5 (0x20)
#define MCF5484_GPIO_PODR_FEC1H_PODRFEC1H6 (0x40)
#define MCF5484_GPIO_PODR_FEC1H_PODRFEC1H7 (0x80)
/* Bit definitions and macros for MCF_GPIO_PODR_FEC1L */
#define MCF5484_GPIO_PODR_FEC1L_PODRFEC1L0 (0x01)
#define MCF5484_GPIO_PODR_FEC1L_PODRFEC1L1 (0x02)
#define MCF5484_GPIO_PODR_FEC1L_PODRFEC1L2 (0x04)
#define MCF5484_GPIO_PODR_FEC1L_PODRFEC1L3 (0x08)
#define MCF5484_GPIO_PODR_FEC1L_PODRFEC1L4 (0x10)
#define MCF5484_GPIO_PODR_FEC1L_PODRFEC1L5 (0x20)
#define MCF5484_GPIO_PODR_FEC1L_PODRFEC1L6 (0x40)
#define MCF5484_GPIO_PODR_FEC1L_PODRFEC1L7 (0x80)
/* Bit definitions and macros for MCF_GPIO_PODR_FECI2C */
#define MCF5484_GPIO_PODR_FECI2C_PODRFECI2C0 (0x01)
#define MCF5484_GPIO_PODR_FECI2C_PODRFECI2C1 (0x02)
#define MCF5484_GPIO_PODR_FECI2C_PODRFECI2C2 (0x04)
#define MCF5484_GPIO_PODR_FECI2C_PODRFECI2C3 (0x08)
/* Bit definitions and macros for MCF_GPIO_PODR_PCIBG */
#define MCF5484_GPIO_PODR_PCIBG_PODRPCIBG0 (0x01)
#define MCF5484_GPIO_PODR_PCIBG_PODRPCIBG1 (0x02)
#define MCF5484_GPIO_PODR_PCIBG_PODRPCIBG2 (0x04)
#define MCF5484_GPIO_PODR_PCIBG_PODRPCIBG3 (0x08)
#define MCF5484_GPIO_PODR_PCIBG_PODRPCIBG4 (0x10)
/* Bit definitions and macros for MCF_GPIO_PODR_PCIBR */
#define MCF5484_GPIO_PODR_PCIBR_PODRPCIBR0 (0x01)
#define MCF5484_GPIO_PODR_PCIBR_PODRPCIBR1 (0x02)
#define MCF5484_GPIO_PODR_PCIBR_PODRPCIBR2 (0x04)
#define MCF5484_GPIO_PODR_PCIBR_PODRPCIBR3 (0x08)
#define MCF5484_GPIO_PODR_PCIBR_PODRPCIBR4 (0x10)
/* Bit definitions and macros for MCF_GPIO_PODR_PSC3PSC2 */
#define MCF5484_GPIO_PODR_PSC3PSC2_PODRPSC3PSC20 (0x01)
#define MCF5484_GPIO_PODR_PSC3PSC2_PODRPSC3PSC21 (0x02)
#define MCF5484_GPIO_PODR_PSC3PSC2_PODRPSC3PSC22 (0x04)
#define MCF5484_GPIO_PODR_PSC3PSC2_PODRPSC3PSC23 (0x08)
#define MCF5484_GPIO_PODR_PSC3PSC2_PODRPSC3PSC24 (0x10)
#define MCF5484_GPIO_PODR_PSC3PSC2_PODRPSC3PSC25 (0x20)
#define MCF5484_GPIO_PODR_PSC3PSC2_PODRPSC3PSC26 (0x40)
#define MCF5484_GPIO_PODR_PSC3PSC2_PODRPSC3PSC27 (0x80)
/* Bit definitions and macros for MCF_GPIO_PODR_PSC1PSC0 */
#define MCF5484_GPIO_PODR_PSC1PSC0_PODRPSC1PSC00 (0x01)
#define MCF5484_GPIO_PODR_PSC1PSC0_PODRPSC1PSC01 (0x02)
#define MCF5484_GPIO_PODR_PSC1PSC0_PODRPSC1PSC02 (0x04)
#define MCF5484_GPIO_PODR_PSC1PSC0_PODRPSC1PSC03 (0x08)
#define MCF5484_GPIO_PODR_PSC1PSC0_PODRPSC1PSC04 (0x10)
#define MCF5484_GPIO_PODR_PSC1PSC0_PODRPSC1PSC05 (0x20)
#define MCF5484_GPIO_PODR_PSC1PSC0_PODRPSC1PSC06 (0x40)
#define MCF5484_GPIO_PODR_PSC1PSC0_PODRPSC1PSC07 (0x80)
/* Bit definitions and macros for MCF_GPIO_PODR_DSPI */
#define MCF5484_GPIO_PODR_DSPI_PODRDSPI0 (0x01)
#define MCF5484_GPIO_PODR_DSPI_PODRDSPI1 (0x02)
#define MCF5484_GPIO_PODR_DSPI_PODRDSPI2 (0x04)
#define MCF5484_GPIO_PODR_DSPI_PODRDSPI3 (0x08)
#define MCF5484_GPIO_PODR_DSPI_PODRDSPI4 (0x10)
#define MCF5484_GPIO_PODR_DSPI_PODRDSPI5 (0x20)
#define MCF5484_GPIO_PODR_DSPI_PODRDSPI6 (0x40)
/* Bit definitions and macros for MCF_GPIO_PDDR_FBCTL */
#define MCF5484_GPIO_PDDR_FBCTL_PDDRFBCTL0 (0x01)
#define MCF5484_GPIO_PDDR_FBCTL_PDDRFBCTL1 (0x02)
#define MCF5484_GPIO_PDDR_FBCTL_PDDRFBCTL2 (0x04)
#define MCF5484_GPIO_PDDR_FBCTL_PDDRFBCTL3 (0x08)
#define MCF5484_GPIO_PDDR_FBCTL_PDDRFBCTL4 (0x10)
#define MCF5484_GPIO_PDDR_FBCTL_PDDRFBCTL5 (0x20)
#define MCF5484_GPIO_PDDR_FBCTL_PDDRFBCTL6 (0x40)
#define MCF5484_GPIO_PDDR_FBCTL_PDDRFBCTL7 (0x80)
/* Bit definitions and macros for MCF_GPIO_PDDR_FBCS */
#define MCF5484_GPIO_PDDR_FBCS_PDDRFBCS1 (0x02)
#define MCF5484_GPIO_PDDR_FBCS_PDDRFBCS2 (0x04)
#define MCF5484_GPIO_PDDR_FBCS_PDDRFBCS3 (0x08)
#define MCF5484_GPIO_PDDR_FBCS_PDDRFBCS4 (0x10)
#define MCF5484_GPIO_PDDR_FBCS_PDDRFBCS5 (0x20)
/* Bit definitions and macros for MCF_GPIO_PDDR_DMA */
#define MCF5484_GPIO_PDDR_DMA_PDDRDMA0 (0x01)
#define MCF5484_GPIO_PDDR_DMA_PDDRDMA1 (0x02)
#define MCF5484_GPIO_PDDR_DMA_PDDRDMA2 (0x04)
#define MCF5484_GPIO_PDDR_DMA_PDDRDMA3 (0x08)
/* Bit definitions and macros for MCF_GPIO_PDDR_FEC0H */
#define MCF5484_GPIO_PDDR_FEC0H_PDDRFEC0H0 (0x01)
#define MCF5484_GPIO_PDDR_FEC0H_PDDRFEC0H1 (0x02)
#define MCF5484_GPIO_PDDR_FEC0H_PDDRFEC0H2 (0x04)
#define MCF5484_GPIO_PDDR_FEC0H_PDDRFEC0H3 (0x08)
#define MCF5484_GPIO_PDDR_FEC0H_PDDRFEC0H4 (0x10)
#define MCF5484_GPIO_PDDR_FEC0H_PDDRFEC0H5 (0x20)
#define MCF5484_GPIO_PDDR_FEC0H_PDDRFEC0H6 (0x40)
#define MCF5484_GPIO_PDDR_FEC0H_PDDRFEC0H7 (0x80)
/* Bit definitions and macros for MCF_GPIO_PDDR_FEC0L */
#define MCF5484_GPIO_PDDR_FEC0L_PDDRFEC0L0 (0x01)
#define MCF5484_GPIO_PDDR_FEC0L_PDDRFEC0L1 (0x02)
#define MCF5484_GPIO_PDDR_FEC0L_PDDRFEC0L2 (0x04)
#define MCF5484_GPIO_PDDR_FEC0L_PDDRFEC0L3 (0x08)
#define MCF5484_GPIO_PDDR_FEC0L_PDDRFEC0L4 (0x10)
#define MCF5484_GPIO_PDDR_FEC0L_PDDRFEC0L5 (0x20)
#define MCF5484_GPIO_PDDR_FEC0L_PDDRFEC0L6 (0x40)
#define MCF5484_GPIO_PDDR_FEC0L_PDDRFEC0L7 (0x80)
/* Bit definitions and macros for MCF_GPIO_PDDR_FEC1H */
#define MCF5484_GPIO_PDDR_FEC1H_PDDRFEC1H0 (0x01)
#define MCF5484_GPIO_PDDR_FEC1H_PDDRFEC1H1 (0x02)
#define MCF5484_GPIO_PDDR_FEC1H_PDDRFEC1H2 (0x04)
#define MCF5484_GPIO_PDDR_FEC1H_PDDRFEC1H3 (0x08)
#define MCF5484_GPIO_PDDR_FEC1H_PDDRFEC1H4 (0x10)
#define MCF5484_GPIO_PDDR_FEC1H_PDDRFEC1H5 (0x20)
#define MCF5484_GPIO_PDDR_FEC1H_PDDRFEC1H6 (0x40)
#define MCF5484_GPIO_PDDR_FEC1H_PDDRFEC1H7 (0x80)
/* Bit definitions and macros for MCF_GPIO_PDDR_FEC1L */
#define MCF5484_GPIO_PDDR_FEC1L_PDDRFEC1L0 (0x01)
#define MCF5484_GPIO_PDDR_FEC1L_PDDRFEC1L1 (0x02)
#define MCF5484_GPIO_PDDR_FEC1L_PDDRFEC1L2 (0x04)
#define MCF5484_GPIO_PDDR_FEC1L_PDDRFEC1L3 (0x08)
#define MCF5484_GPIO_PDDR_FEC1L_PDDRFEC1L4 (0x10)
#define MCF5484_GPIO_PDDR_FEC1L_PDDRFEC1L5 (0x20)
#define MCF5484_GPIO_PDDR_FEC1L_PDDRFEC1L6 (0x40)
#define MCF5484_GPIO_PDDR_FEC1L_PDDRFEC1L7 (0x80)
/* Bit definitions and macros for MCF_GPIO_PDDR_FECI2C */
#define MCF5484_GPIO_PDDR_FECI2C_PDDRFECI2C0 (0x01)
#define MCF5484_GPIO_PDDR_FECI2C_PDDRFECI2C1 (0x02)
#define MCF5484_GPIO_PDDR_FECI2C_PDDRFECI2C2 (0x04)
#define MCF5484_GPIO_PDDR_FECI2C_PDDRFECI2C3 (0x08)
/* Bit definitions and macros for MCF_GPIO_PDDR_PCIBG */
#define MCF5484_GPIO_PDDR_PCIBG_PDDRPCIBG0 (0x01)
#define MCF5484_GPIO_PDDR_PCIBG_PDDRPCIBG1 (0x02)
#define MCF5484_GPIO_PDDR_PCIBG_PDDRPCIBG2 (0x04)
#define MCF5484_GPIO_PDDR_PCIBG_PDDRPCIBG3 (0x08)
#define MCF5484_GPIO_PDDR_PCIBG_PDDRPCIBG4 (0x10)
/* Bit definitions and macros for MCF_GPIO_PDDR_PCIBR */
#define MCF5484_GPIO_PDDR_PCIBR_PDDRPCIBR0 (0x01)
#define MCF5484_GPIO_PDDR_PCIBR_PDDRPCIBR1 (0x02)
#define MCF5484_GPIO_PDDR_PCIBR_PDDRPCIBR2 (0x04)
#define MCF5484_GPIO_PDDR_PCIBR_PDDRPCIBR3 (0x08)
#define MCF5484_GPIO_PDDR_PCIBR_PDDRPCIBR4 (0x10)
/* Bit definitions and macros for MCF_GPIO_PDDR_PSC3PSC2 */
#define MCF5484_GPIO_PDDR_PSC3PSC2_PDDRPSC3PSC20 (0x01)
#define MCF5484_GPIO_PDDR_PSC3PSC2_PDDRPSC3PSC21 (0x02)
#define MCF5484_GPIO_PDDR_PSC3PSC2_PDDRPSC3PSC22 (0x04)
#define MCF5484_GPIO_PDDR_PSC3PSC2_PDDRPSC3PSC23 (0x08)
#define MCF5484_GPIO_PDDR_PSC3PSC2_PDDRPSC3PSC24 (0x10)
#define MCF5484_GPIO_PDDR_PSC3PSC2_PDDRPSC3PSC25 (0x20)
#define MCF5484_GPIO_PDDR_PSC3PSC2_PDDRPSC3PSC26 (0x40)
#define MCF5484_GPIO_PDDR_PSC3PSC2_PDDRPSC3PSC27 (0x80)
/* Bit definitions and macros for MCF_GPIO_PDDR_PSC1PSC0 */
#define MCF5484_GPIO_PDDR_PSC1PSC0_PDDRPSC1PSC00 (0x01)
#define MCF5484_GPIO_PDDR_PSC1PSC0_PDDRPSC1PSC01 (0x02)
#define MCF5484_GPIO_PDDR_PSC1PSC0_PDDRPSC1PSC02 (0x04)
#define MCF5484_GPIO_PDDR_PSC1PSC0_PDDRPSC1PSC03 (0x08)
#define MCF5484_GPIO_PDDR_PSC1PSC0_PDDRPSC1PSC04 (0x10)
#define MCF5484_GPIO_PDDR_PSC1PSC0_PDDRPSC1PSC05 (0x20)
#define MCF5484_GPIO_PDDR_PSC1PSC0_PDDRPSC1PSC06 (0x40)
#define MCF5484_GPIO_PDDR_PSC1PSC0_PDDRPSC1PSC07 (0x80)
/* Bit definitions and macros for MCF_GPIO_PDDR_DSPI */
#define MCF5484_GPIO_PDDR_DSPI_PDDRDSPI0 (0x01)
#define MCF5484_GPIO_PDDR_DSPI_PDDRDSPI1 (0x02)
#define MCF5484_GPIO_PDDR_DSPI_PDDRDSPI2 (0x04)
#define MCF5484_GPIO_PDDR_DSPI_PDDRDSPI3 (0x08)
#define MCF5484_GPIO_PDDR_DSPI_PDDRDSPI4 (0x10)
#define MCF5484_GPIO_PDDR_DSPI_PDDRDSPI5 (0x20)
#define MCF5484_GPIO_PDDR_DSPI_PDDRDSPI6 (0x40)
/* Bit definitions and macros for MCF_GPIO_PPDSDR_FBCTL */
#define MCF5484_GPIO_PPDSDR_FBCTL_PPDSDRFBCTL0 (0x01)
#define MCF5484_GPIO_PPDSDR_FBCTL_PPDSDRFBCTL1 (0x02)
#define MCF5484_GPIO_PPDSDR_FBCTL_PPDSDRFBCTL2 (0x04)
#define MCF5484_GPIO_PPDSDR_FBCTL_PPDSDRFBCTL3 (0x08)
#define MCF5484_GPIO_PPDSDR_FBCTL_PPDSDRFBCTL4 (0x10)
#define MCF5484_GPIO_PPDSDR_FBCTL_PPDSDRFBCTL5 (0x20)
#define MCF5484_GPIO_PPDSDR_FBCTL_PPDSDRFBCTL6 (0x40)
#define MCF5484_GPIO_PPDSDR_FBCTL_PPDSDRFBCTL7 (0x80)
/* Bit definitions and macros for MCF_GPIO_PPDSDR_FBCS */
#define MCF5484_GPIO_PPDSDR_FBCS_PPDSDRFBCS1 (0x02)
#define MCF5484_GPIO_PPDSDR_FBCS_PPDSDRFBCS2 (0x04)
#define MCF5484_GPIO_PPDSDR_FBCS_PPDSDRFBCS3 (0x08)
#define MCF5484_GPIO_PPDSDR_FBCS_PPDSDRFBCS4 (0x10)
#define MCF5484_GPIO_PPDSDR_FBCS_PPDSDRFBCS5 (0x20)
/* Bit definitions and macros for MCF_GPIO_PPDSDR_DMA */
#define MCF5484_GPIO_PPDSDR_DMA_PPDSDRDMA0 (0x01)
#define MCF5484_GPIO_PPDSDR_DMA_PPDSDRDMA1 (0x02)
#define MCF5484_GPIO_PPDSDR_DMA_PPDSDRDMA2 (0x04)
#define MCF5484_GPIO_PPDSDR_DMA_PPDSDRDMA3 (0x08)
/* Bit definitions and macros for MCF_GPIO_PPDSDR_FEC0H */
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -