memory.hier_info

fpga与单片机的接口程序

|memory
CS => Selector1.IN1
CS => Selector4.IN2
CS => Selector0.IN2
CS => state~0.DATAB
RD => ~NO_FANOUT~
ready <= <GND>
odata[0] <= always0~15.DB_MAX_OUTPUT_PORT_TYPE
odata[1] <= always0~14.DB_MAX_OUTPUT_PORT_TYPE
odata[2] <= always0~12.DB_MAX_OUTPUT_PORT_TYPE
odata[3] <= always0~10.DB_MAX_OUTPUT_PORT_TYPE
odata[4] <= always0~8.DB_MAX_OUTPUT_PORT_TYPE
odata[5] <= always0~6.DB_MAX_OUTPUT_PORT_TYPE
odata[6] <= always0~4.DB_MAX_OUTPUT_PORT_TYPE
odata[7] <= always0~2.DB_MAX_OUTPUT_PORT_TYPE
iCLK => iCLK~0.IN1
trigger => ~NO_FANOUT~


|memory|Reset_Delay:u2
iCLK => Cont[32].CLK
iCLK => Cont[31].CLK
iCLK => Cont[30].CLK
iCLK => Cont[29].CLK
iCLK => Cont[28].CLK
iCLK => Cont[27].CLK
iCLK => Cont[26].CLK
iCLK => Cont[25].CLK
iCLK => Cont[24].CLK
iCLK => Cont[23].CLK
iCLK => Cont[22].CLK
iCLK => Cont[21].CLK
iCLK => Cont[20].CLK
iCLK => Cont[19].CLK
iCLK => Cont[18].CLK
iCLK => Cont[17].CLK
iCLK => Cont[16].CLK
iCLK => Cont[15].CLK
iCLK => Cont[14].CLK
iCLK => Cont[13].CLK
iCLK => Cont[12].CLK
iCLK => Cont[11].CLK
iCLK => Cont[10].CLK
iCLK => Cont[9].CLK
iCLK => Cont[8].CLK
iCLK => Cont[7].CLK
iCLK => Cont[6].CLK
iCLK => Cont[5].CLK
iCLK => Cont[4].CLK
iCLK => Cont[3].CLK
iCLK => Cont[2].CLK
iCLK => Cont[1].CLK
iCLK => Cont[0].CLK
iCLK => oRST~reg0.CLK
oRST <= oRST~reg0.DB_MAX_OUTPUT_PORT_TYPE