mcf5282.h

freescale MAC DSP的算法库（FFT

*
* Universal Asychronous Receiver/Transmitter (UART) Module
*
*********************************************************************/

/* Read/Write access macros for general use */
#define MCF5282_UART0_UMR		(*(vuint8  *)(void *)(&__IPSBAR[0x0200]))
#define MCF5282_UART0_USR		(*(vuint8  *)(void *)(&__IPSBAR[0x0204]))
#define MCF5282_UART0_UCSR		(*(vuint8  *)(void *)(&__IPSBAR[0x0204]))
#define MCF5282_UART0_UCR		(*(vuint8  *)(void *)(&__IPSBAR[0x0208]))
#define MCF5282_UART0_URB		(*(vuint8  *)(void *)(&__IPSBAR[0x020C]))
#define MCF5282_UART0_UTB		(*(vuint8  *)(void *)(&__IPSBAR[0x020C]))
#define MCF5282_UART0_UIPCR		(*(vuint8  *)(void *)(&__IPSBAR[0x0210]))
#define MCF5282_UART0_UACR		(*(vuint8  *)(void *)(&__IPSBAR[0x0210]))
#define MCF5282_UART0_UISR		(*(vuint8  *)(void *)(&__IPSBAR[0x0214]))
#define MCF5282_UART0_UIMR		(*(vuint8  *)(void *)(&__IPSBAR[0x0214]))
#define MCF5282_UART0_UBG1		(*(vuint8  *)(void *)(&__IPSBAR[0x0218]))
#define MCF5282_UART0_UBG2		(*(vuint8  *)(void *)(&__IPSBAR[0x021C]))
#define MCF5282_UART0_UIP		(*(vuint8  *)(void *)(&__IPSBAR[0x0234]))
#define MCF5282_UART0_UOP1		(*(vuint8  *)(void *)(&__IPSBAR[0x0238]))
#define MCF5282_UART0_UOP0		(*(vuint8  *)(void *)(&__IPSBAR[0x023C]))

#define MCF5282_UART1_UMR		(*(vuint8  *)(void *)(&__IPSBAR[0x0240]))
#define MCF5282_UART1_USR		(*(vuint8  *)(void *)(&__IPSBAR[0x0244]))
#define MCF5282_UART1_UCSR		(*(vuint8  *)(void *)(&__IPSBAR[0x0244]))
#define MCF5282_UART1_UCR		(*(vuint8  *)(void *)(&__IPSBAR[0x0248]))
#define MCF5282_UART1_URB		(*(vuint8  *)(void *)(&__IPSBAR[0x024C]))
#define MCF5282_UART1_UTB		(*(vuint8  *)(void *)(&__IPSBAR[0x024C]))
#define MCF5282_UART1_UIPCR		(*(vuint8  *)(void *)(&__IPSBAR[0x0250]))
#define MCF5282_UART1_UACR		(*(vuint8  *)(void *)(&__IPSBAR[0x0250]))
#define MCF5282_UART1_UISR		(*(vuint8  *)(void *)(&__IPSBAR[0x0254]))
#define MCF5282_UART1_UIMR		(*(vuint8  *)(void *)(&__IPSBAR[0x0254]))
#define MCF5282_UART1_UBG1		(*(vuint8  *)(void *)(&__IPSBAR[0x0258]))
#define MCF5282_UART1_UBG2		(*(vuint8  *)(void *)(&__IPSBAR[0x025C]))
#define MCF5282_UART1_UIP		(*(vuint8  *)(void *)(&__IPSBAR[0x0274]))
#define MCF5282_UART1_UOP1		(*(vuint8  *)(void *)(&__IPSBAR[0x0278]))
#define MCF5282_UART1_UOP0		(*(vuint8  *)(void *)(&__IPSBAR[0x027C]))

#define MCF5282_UART2_UMR		(*(vuint8  *)(void *)(&__IPSBAR[0x0280]))
#define MCF5282_UART2_USR		(*(vuint8  *)(void *)(&__IPSBAR[0x0284]))
#define MCF5282_UART2_UCSR		(*(vuint8  *)(void *)(&__IPSBAR[0x0284]))
#define MCF5282_UART2_UCR		(*(vuint8  *)(void *)(&__IPSBAR[0x0288]))
#define MCF5282_UART2_URB		(*(vuint8  *)(void *)(&__IPSBAR[0x028C]))
#define MCF5282_UART2_UTB		(*(vuint8  *)(void *)(&__IPSBAR[0x028C]))
#define MCF5282_UART2_UIPCR		(*(vuint8  *)(void *)(&__IPSBAR[0x0290]))
#define MCF5282_UART2_UACR		(*(vuint8  *)(void *)(&__IPSBAR[0x0290]))
#define MCF5282_UART2_UISR		(*(vuint8  *)(void *)(&__IPSBAR[0x0294]))
#define MCF5282_UART2_UIMR		(*(vuint8  *)(void *)(&__IPSBAR[0x0294]))
#define MCF5282_UART2_UBG1		(*(vuint8  *)(void *)(&__IPSBAR[0x0298]))
#define MCF5282_UART2_UBG2		(*(vuint8  *)(void *)(&__IPSBAR[0x029C]))
#define MCF5282_UART2_UIP		(*(vuint8  *)(void *)(&__IPSBAR[0x02B4]))
#define MCF5282_UART2_UOP1		(*(vuint8  *)(void *)(&__IPSBAR[0x02B8]))
#define MCF5282_UART2_UOP0		(*(vuint8  *)(void *)(&__IPSBAR[0x02BC]))

#define MCF5282_UART_UMR(x)		(*(vuint8  *)(void *)(&__IPSBAR[0x0200+(x*0x40)]))
#define MCF5282_UART_USR(x)		(*(vuint8  *)(void *)(&__IPSBAR[0x0204+(x*0x40)]))
#define MCF5282_UART_UCSR(x)	(*(vuint8  *)(void *)(&__IPSBAR[0x0204+(x*0x40)]))
#define MCF5282_UART_UCR(x)		(*(vuint8  *)(void *)(&__IPSBAR[0x0208+(x*0x40)]))
#define MCF5282_UART_URB(x)		(*(vuint8  *)(void *)(&__IPSBAR[0xx20C+(x*0x40)]))
#define MCF5282_UART_UTB(x)		(*(vuint8  *)(void *)(&__IPSBAR[0x020C+(x*0x40)]))
#define MCF5282_UART_UIPCR(x)	(*(vuint8  *)(void *)(&__IPSBAR[0x0210+(x*0x40)]))
#define MCF5282_UART_UACR(x)	(*(vuint8  *)(void *)(&__IPSBAR[0x0210+(x*0x40)]))
#define MCF5282_UART_UISR(x)	(*(vuint8  *)(void *)(&__IPSBAR[0x0214+(x*0x40)]))
#define MCF5282_UART_UIMR(x)	(*(vuint8  *)(void *)(&__IPSBAR[0x0214+(x*0x40)]))
#define MCF5282_UART_UBG1(x)	(*(vuint8  *)(void *)(&__IPSBAR[0x0218+(x*0x40)]))
#define MCF5282_UART_UBG2(x)	(*(vuint8  *)(void *)(&__IPSBAR[0x021C+(x*0x40)]))
#define MCF5282_UART_UIP(x)		(*(vuint8  *)(void *)(&__IPSBAR[0x0234+(x*0x40)]))
#define MCF5282_UART_UOP1(x)	(*(vuint8  *)(void *)(&__IPSBAR[0x0238+(x*0x40)]))
#define MCF5282_UART_UOP0(x)	(*(vuint8  *)(void *)(&__IPSBAR[0x023C+(x*0x40)]))

/* Bit level definitions and macros */
#define MCF5282_UART_UMR1_RXRTS				(0x80)
#define MCF5282_UART_UMR1_RXIRQ				(0x40)
#define MCF5282_UART_UMR1_ERR				(0x20)
#define MCF5282_UART_UMR1_PM_MULTI_ADDR		(0x1C)
#define MCF5282_UART_UMR1_PM_MULTI_DATA		(0x18)
#define MCF5282_UART_UMR1_PM_NONE			(0x10)
#define MCF5282_UART_UMR1_PM_FORCE_HI		(0x0C)
#define MCF5282_UART_UMR1_PM_FORCE_LO		(0x08)
#define MCF5282_UART_UMR1_PM_ODD			(0x04)
#define MCF5282_UART_UMR1_PM_EVEN			(0x00)
#define MCF5282_UART_UMR1_BC_5				(0x00)
#define MCF5282_UART_UMR1_BC_6				(0x01)
#define MCF5282_UART_UMR1_BC_7				(0x02)
#define MCF5282_UART_UMR1_BC_8				(0x03)

#define MCF5282_UART_UMR2_CM_NORMAL	  		(0x00)
#define MCF5282_UART_UMR2_CM_ECHO	  		(0x40)
#define MCF5282_UART_UMR2_CM_LOCAL_LOOP		(0x80)
#define MCF5282_UART_UMR2_CM_REMOTE_LOOP	(0xC0)
#define MCF5282_UART_UMR2_TXRTS		 		(0x20)
#define MCF5282_UART_UMR2_TXCTS		 		(0x10)
#define MCF5282_UART_UMR2_STOP_BITS_1 		(0x07)
#define MCF5282_UART_UMR2_STOP_BITS_15		(0x08)
#define MCF5282_UART_UMR2_STOP_BITS_2 		(0x0F)
#define MCF5282_UART_UMR2_STOP_BITS(a)		((a)&0x0f)

#define MCF5282_UART_USR_RB					(0x80)
#define MCF5282_UART_USR_FE					(0x40)
#define MCF5282_UART_USR_PE					(0x20)
#define MCF5282_UART_USR_OE					(0x10)
#define MCF5282_UART_USR_TXEMP				(0x08)
#define MCF5282_UART_USR_TXRDY				(0x04)
#define MCF5282_UART_USR_FFULL				(0x02)
#define MCF5282_UART_USR_RXRDY				(0x01)

#define MCF5282_UART_UCSR_RCS_SYS_CLK		(0xD0)
#define MCF5282_UART_UCSR_RCS_DTIN16		(0xE0)
#define MCF5282_UART_UCSR_RCS_DTIN			(0xF0)
#define MCF5282_UART_UCSR_TCS_SYS_CLK		(0x0D)
#define MCF5282_UART_UCSR_TCS_DTIN16		(0x0E)
#define MCF5282_UART_UCSR_TCS_DTIN			(0x0F)

#define MCF5282_UART_UCR_NONE				(0x00)
#define MCF5282_UART_UCR_STOP_BREAK			(0x70)
#define MCF5282_UART_UCR_START_BREAK		(0x60)
#define MCF5282_UART_UCR_RESET_BKCHGINT		(0x50)
#define MCF5282_UART_UCR_RESET_ERROR		(0x40)
#define MCF5282_UART_UCR_RESET_TX			(0x30)
#define MCF5282_UART_UCR_RESET_RX			(0x20)
#define MCF5282_UART_UCR_RESET_MR			(0x10)
#define MCF5282_UART_UCR_TX_DISABLED		(0x08)
#define MCF5282_UART_UCR_TX_ENABLED			(0x04)
#define MCF5282_UART_UCR_RX_DISABLED		(0x02)
#define MCF5282_UART_UCR_RX_ENABLED			(0x01)

#define MCF5282_UART_UIPCR_COS				(0x10)
#define MCF5282_UART_UIPCR_CTS				(0x01)

#define MCF5282_UART_UACR_IEC				(0x01)

#define MCF5282_UART_UISR_COS				(0x80)
#define MCF5282_UART_UISR_ABC				(0x40)
#define MCF5282_UART_UISR_RXFIFO			(0x20)
#define MCF5282_UART_UISR_TXFIFO			(0x10)
#define MCF5282_UART_UISR_RXFTO				(0x08)
#define MCF5282_UART_UISR_DB				(0x04)
#define MCF5282_UART_UISR_RXRDY				(0x02)
#define MCF5282_UART_UISR_TXRDY				(0x01)

#define MCF5282_UART_UIMR_COS				(0x80)
#define MCF5282_UART_UIMR_DB				(0x04)
#define MCF5282_UART_UIMR_FFULL				(0x02)
#define MCF5282_UART_UIMR_TXRDY				(0x01)

#define MCF5282_UART_UIP_CTS				(0x01)

#define MCF5282_UART_UOP_RTS				(0x01)

/*********************************************************************
*
* Inter-IC (I2C) Module
*
*********************************************************************/

/* Read/Write access macros for general use */
#define MCF5282_I2C_I2ADR		(*(vuint8  *)(void *)(&__IPSBAR[0x0300]))
#define MCF5282_I2C_I2FDR		(*(vuint8  *)(void *)(&__IPSBAR[0x0304]))
#define MCF5282_I2C_I2CR		(*(vuint8  *)(void *)(&__IPSBAR[0x0308]))
#define MCF5282_I2C_I2SR		(*(vuint8  *)(void *)(&__IPSBAR[0x030C]))
#define MCF5282_I2C_I2DR		(*(vuint8  *)(void *)(&__IPSBAR[0x0310]))

/* Bit level definitions and macros */
#define MCF5282_I2C_I2ADR_ADDR(x)			(((x)&0x7F)<<0x01)

#define MCF5282_I2C_I2FDR_IC(x)				(((x)&0x3F))

#define MCF5282_I2C_I2CR_IEN				(0x80)
#define MCF5282_I2C_I2CR_IIEN				(0x40)
#define MCF5282_I2C_I2CR_MSTA				(0x20)
#define MCF5282_I2C_I2CR_MTX				(0x10)
#define MCF5282_I2C_I2CR_TXAK				(0x08)
#define MCF5282_I2C_I2CR_RSTA				(0x04)

#define MCF5282_I2C_I2SR_ICF				(0x80)
#define MCF5282_I2C_I2SR_IAAS				(0x40)
#define MCF5282_I2C_I2SR_IBB				(0x20)
#define MCF5282_I2C_I2SR_IAL				(0x10)
#define MCF5282_I2C_I2SR_SRW				(0x04)
#define MCF5282_I2C_I2SR_IIF				(0x02)
#define MCF5282_I2C_I2SR_RXAK				(0x01)

/*********************************************************************
*
* Queued Serial Peripheral Interface (QSPI) Module
*
*********************************************************************/

/* Read/Write access macros for general use */
#define MCF5282_QSPI_QMR		(*(vuint16 *)(void *)(&__IPSBAR[0x0340]))
#define MCF5282_QSPI_QDLYR		(*(vuint16 *)(void *)(&__IPSBAR[0x0344]))
#define MCF5282_QSPI_QWR		(*(vuint16 *)(void *)(&__IPSBAR[0x0348]))
#define MCF5282_QSPI_QIR		(*(vuint16 *)(void *)(&__IPSBAR[0x034C]))
#define MCF5282_QSPI_QAR		(*(vuint16 *)(void *)(&__IPSBAR[0x0350]))
#define MCF5282_QSPI_QDR		(*(vuint16 *)(void *)(&__IPSBAR[0x0354]))
#define MCF5282_QSPI_QCR		(*(vuint16 *)(void *)(&__IPSBAR[0x0354]))

/* Bit level definitions and macros */
#define MCF5282_QSPI_QMR_MSTR				(0x8000)
#define MCF5282_QSPI_QMR_DOHIE  			(0x4000)
#define MCF5282_QSPI_QMR_BITS_16  			(0x0000)
#define MCF5282_QSPI_QMR_BITS_8  			(0x2000)
#define MCF5282_QSPI_QMR_BITS_9  			(0x2400)
#define MCF5282_QSPI_QMR_BITS_10  			(0x2800)
#define MCF5282_QSPI_QMR_BITS_11  			(0x2C00)
#define MCF5282_QSPI_QMR_BITS_12  			(0x3000)
#define MCF5282_QSPI_QMR_BITS_13  			(0x3400)
#define MCF5282_QSPI_QMR_BITS_14  			(0x3800)
#define MCF5282_QSPI_QMR_BITS_15  			(0x3C00)
#define MCF5282_QSPI_QMR_CPOL   			(0x0200)
#define MCF5282_QSPI_QMR_CPHA   			(0x0100)
#define MCF5282_QSPI_QMR_BAUD(x)			(((x)&0x00FF))
											
#define MCF5282_QSPI_QDLYR_SPE				(0x80)
#define MCF5282_QSPI_QDLYR_QCD(x)			(((x)&0x007F)<<8)
#define MCF5282_QSPI_QDLYR_DTL(x)			(((x)&0x00FF))		

#define MCF5282_QSPI_QWR_HALT				(0x8000)		
#define MCF5282_QSPI_QWR_WREN				(0x4000)
#define MCF5282_QSPI_QWR_WRTO				(0x2000)
#define MCF5282_QSPI_QWR_CSIV				(0x1000)
#define MCF5282_QSPI_QWR_ENDQP(x)			(((x)&0x000F)<<8)
#define MCF5282_QSPI_QWR_CPTQP(x)			(((x)&0x000F)<<4)
#define MCF5282_QSPI_QWR_NEWQP(x)			(((x)&0x000F))
		
#define MCF5282_QSPI_QIR_WCEFB				(0x8000)
#define MCF5282_QSPI_QIR_ABRTB				(0x4000)
#define MCF5282_QSPI_QIR_ABRTL				(0x1000)
#define MCF5282_QSPI_QIR_WCEFE				(0x0800)
#define MCF5282_QSPI_QIR_ABRTE				(0x0400)
#define MCF5282_QSPI_QIR_SPIFE				(0x0100)
#define MCF5282_QSPI_QIR_WCEF 				(0x0008)
#define MCF5282_QSPI_QIR_ABRT 				(0x0004)
#define MCF5282_QSPI_QIR_SPIF 				(0x0001)

#define MCF5282_QSPI_QAR_ADDR(x)			(((x)&0x003F))

#define MCF5282_QSPI_QDR_COMMAND(x)			(((x)&0xFF00))

#define MCF5282_QSPI_QCR_DATA(x)			(((x)&0x00FF)<<8)
#define MCF5282_QSPI_QCR_CONT				(0x8000)
#define MCF5282_QSPI_QCR_BITSE				(0x4000)
#define MCF5282_QSPI_QCR_DT					(0x2000)
#define MCF5282_QSPI_QCR_DSCK				(0x1000)
#define MCF5282_QSPI_QCR_CS(x)				(((x)&0x000F)<<8)

/*********************************************************************
*
* DMA Timer Module
*
*********************************************************************/

/* Read/Write access macros for general use */
#define MCF5282_TIMER0_DTMR		(*(vuint16 *)(void *)(&__IPSBAR[0x0400]))
#define MCF5282_TIMER0_DTXMR	(*(vuint8  *)(void *)(&__IPSBAR[0x0402])) 
#define MCF5282_TIMER0_DTER		(*(vuint8  *)(void *)(&__IPSBAR[0x0403]))
#define MCF5282_TIMER0_DTRR		(*(vuint32 *)(void *)(&__IPSBAR[0x0404]))
#define MCF5282_TIMER0_DTCR		(*(vuint32 *)(void *)(&__IPSBAR[0x0408]))
#define MCF5282_TIMER0_DTCN		(*(vuint32 *)(void *)(&__IPSBAR[0x040C]))

#define MCF5282_TIMER1_DTMR		(*(vuint16 *)(void *)(&__IPSBAR[0x0440]))
#define MCF5282_TIMER1_DTXMR	(*(vuint8  *)(void *)(&__IPSBAR[0x0442])) 
#define MCF5282_TIMER1_DTER		(*(vuint8  *)(void *)(&__IPSBAR[0x0443]))
#define MCF5282_TIMER1_DTRR		(*(vuint32 *)(void *)(&__IPSBAR[0x0444]))
#define MCF5282_TIMER1_DTCR		(*(vuint32 *)(void *)(&__IPSBAR[0x0448]))
#define MCF5282_TIMER1_DTCN		(*(vuint32 *)(void *)(&__IPSBAR[0x044C]))

#define MCF5282_TIMER2_DTMR		(*(vuint16 *)(void *)(&__IPSBAR[0x0480]))
#define MCF5282_TIMER2_DTXMR	(*(vuint8  *)(void *)(&__IPSBAR[0x0482])) 
#define MCF5282_TIMER2_DTER		(*(vuint8  *)(void *)(&__IPSBAR[0x0483]))
#define MCF5282_TIMER2_DTRR		(*(vuint32 *)(void *)(&__IPSBAR[0x0484]))
#define MCF5282_TIMER2_DTCR		(*(vuint32 *)(void *)(&__IPSBAR[0x0488]))
#define MCF5282_TIMER2_DTCN		(*(vuint32 *)(void *)(&__IPSBAR[0x048C]))