h8_3048f.h

toppers操作系统源码

/*
 *  TOPPERS/JSP Kernel
 *      Toyohashi Open Platform for Embedded Real-Time Systems/
 *      Just Standard Profile Kernel
 *
 *  Copyright (C) 2000-2004 by Embedded and Real-Time Systems Laboratory
 *                              Toyohashi Univ. of Technology, JAPAN
 *  Copyright (C) 2001-2004 by Industrial Technology Institute,
 *                              Miyagi Prefectural Government, JAPAN
 *  Copyright (C) 2001-2004 by Dep. of Computer Science and Engineering
 *                   Tomakomai National College of Technology, JAPAN
 *
 *  惧淡螟侯涪荚は·笆布の (1)×(4) の掘凤か·Free Software Foundation
 *  によって给山されている GNU General Public License の Version 2 に淡
 *  揭されている掘凤を塔たす眷圭に嘎り·塑ソフトウェア∈塑ソフトウェア
 *  を猖恃したものを崔むˉ笆布票じ∷を蝗脱ˇ剩澜ˇ猖恃ˇ浩芹邵∈笆布·
 *  网脱と钙ぶ∷することを痰浸で钓满するˉ
 *  (1) 塑ソフトウェアをソ〖スコ〖ドの妨で网脱する眷圭には·惧淡の螟侯
 *      涪山绩·この网脱掘凤および布淡の痰瘦沮惮年が·そのままの妨でソ〖
 *      スコ〖ド面に崔まれていることˉ
 *  (2) 塑ソフトウェアを·ライブラリ妨及など·戮のソフトウェア倡券に蝗
 *      脱できる妨で浩芹邵する眷圭には·浩芹邵に燃うドキュメント∈网脱
 *      荚マニュアルなど∷に·惧淡の螟侯涪山绩·この网脱掘凤および布淡
 *      の痰瘦沮惮年を非很することˉ
 *  (3) 塑ソフトウェアを·怠达に寥み哈むなど·戮のソフトウェア倡券に蝗
 *      脱できない妨で浩芹邵する眷圭には·肌のいずれかの掘凤を塔たすこ
 *      とˉ
 *    (a) 浩芹邵に燃うドキュメント∈网脱荚マニュアルなど∷に·惧淡の螟
 *        侯涪山绩·この网脱掘凤および布淡の痰瘦沮惮年を非很することˉ
 *    (b) 浩芹邵の妨轮を·侍に年める数恕によって·TOPPERSプロジェクトに
 *        鼠桂することˉ
 *  (4) 塑ソフトウェアの网脱により木儡弄または粗儡弄に栏じるいかなる禄
 *      巢からも·惧淡螟侯涪荚およびTOPPERSプロジェクトを倘勒することˉ
 *
 *  塑ソフトウェアは·痰瘦沮で捏丁されているものであるˉ惧淡螟侯涪荚お
 *  よびTOPPERSプロジェクトは·塑ソフトウェアに簇して·その努脱材墙拉も
 *  崔めて·いかなる瘦沮も乖わないˉまた·塑ソフトウェアの网脱により木
 *  儡弄または粗儡弄に栏じたいかなる禄巢に簇しても·その勒扦を砷わないˉ
 *
 *  @(#) $Id: h8_3048f.h,v 1.6 2005/11/13 14:05:01 honda Exp $
 */

#ifndef _H8_3048F_H_
#define _H8_3048F_H_

/*
 *  H8/3048F脱年盗
 *     H8/3048F-ONEと鼎脱である。
 *     尉荚の般いは、フラッシュROM簇息の扩告レジスタ凡の胺いであるが、
 *     このファイルにはフラッシュROM簇息の扩告レジスタ凡は年盗していない
 *     ∈悸乖面にフラッシュROMを今き垂える蝗い数は鳞年していない∷
 *
 *     int房が16ビットのため、アドレス猛にはすべてLを烧裁している。
 */

/* Interrupt numbers */

#define IRQ_NMI                 7u               /* NMI */

#define IRQ_EXT0                12u              /* IRQ0 */
#define IRQ_EXT1                13u              /* IRQ1 */
#define IRQ_EXT2                14u              /* IRQ2 */
#define IRQ_EXT3                15u              /* IRQ3 */
#define IRQ_EXT4                16u              /* IRQ4 */
#define IRQ_EXT5                17u              /* IRQ5 */

#define IRQ_WOVI                20u              /* Watch Doc Timer */

#define IRQ_CMI                 21u              /* Compare Match */

#define IRQ_IMIA0               24u              /* ITU0 IMIA0 */
#define IRQ_IMIB0               25u              /* ITU0 IMIB0 */
#define IRQ_OVI0                26u              /* ITU0 OVI0  */

#define IRQ_IMIA1               28u              /* ITU1 IMIA1 */
#define IRQ_IMIB1               29u              /* ITU1 IMIB1 */
#define IRQ_OVI1                30u              /* ITU1 OVI1  */

#define IRQ_IMIA2               32u              /* ITU2 IMIA2 */
#define IRQ_IMIB2               33u              /* ITU2 IMIB2 */
#define IRQ_OVI2                34u              /* ITU2 OVI2  */

#define IRQ_IMIA3               36u              /* ITU3 IMIA3 */
#define IRQ_IMIB3               37u              /* ITU3 IMIB3 */
#define IRQ_OVI3                38u              /* ITU3 OVI3  */

#define IRQ_IMIA4               40u              /* ITU4 IMIA4 */
#define IRQ_IMIB4               41u              /* ITU4 IMIB4 */
#define IRQ_OVI4                42u              /* ITU4 OVI4  */

#define IRQ_DEND0A              44u              /* DMAC */
#define IRQ_DEND0B              45u              /* DMAC */
#define IRQ_DEND1A              46u              /* DMAC */
#define IRQ_DEND1B              47u              /* DMAC */

#define IRQ_ERI0                52u              /* SCI0 ERI */
#define IRQ_RXI0                53u              /* SCI0 RXI */
#define IRQ_TXI0                54u              /* SCI0 TXI */
#define IRQ_TEI0                55u              /* SCI0 TEI */

#define IRQ_ERI1                56u              /* SCI1 ERI */
#define IRQ_RXI1                57u              /* SCI1 RXI */
#define IRQ_TXI1                58u              /* SCI1 TXI */
#define IRQ_TEI1                59u              /* SCI1 TEI */

#define IRQ_ADI                 60u              /* A/D */

/* register address */

/* I/O ports */

/* port1: A0  - A7  */

#define H8P1DDR                 0xffffc0ul
#define H8P1DR                  0xffffc2ul

/* port2: A8  - A15 */

#define H8P2DDR                 0xffffc1ul
#define H8P2DR                  0xffffc3ul
#define H8P2PCR                 0xffffd8ul

/* port3: D8  - D15 */

#define H8P3DDR                 0xffffc4ul
#define H8P3DR                  0xffffc6ul

/* port4: D0  - D7  */

#define H8P4DDR                 0xffffc5ul
#define H8P4DR                  0xffffc7ul
#define H8P4PCR                 0xffffdaul

/* port5: A16 - A19 */

#define H8P5DDR                 0xffffc8ul
#define H8P5DR                  0xffffcaul
#define H8P5PCR                 0xffffdbul

#define H8P5DDR_A19_BIT         3u
#define H8P5DDR_A18_BIT         2u
#define H8P5DDR_A17_BIT         1u
#define H8P5DDR_A16_BIT         0u

#define H8P5DDR_A19             (1u<<H8P5DDR_A19_BIT)
#define H8P5DDR_A18             (1u<<H8P5DDR_A18_BIT)
#define H8P5DDR_A17             (1u<<H8P5DDR_A17_BIT)
#define H8P5DDR_A16             (1u<<H8P5DDR_A16_BIT)

/* port6 */

#define H8P6DDR                 0xffffc9ul
#define H8P6DR                  0xffffcbul

#define H8P6DDR_HWR_BIT         6u
#define H8P6DDR_LWR_BIT         5u
#define H8P6DDR_RD_BIT          4u
#define H8P6DDR_AS_BIT          3u
#define H8P6DDR_BACK_BIT        2u
#define H8P6DDR_BREQ_BIT        1u
#define H8P6DDR_WAIT_BIT        0u

#define H8P6DDR_HWR             (1u<<H8P6DDR_HWR_BIT)
#define H8P6DDR_LWR             (1u<<H8P6DDR_LWR_BIT)
#define H8P6DDR_RD              (1u<<H8P6DDR_RD_BIT)
#define H8P6DDR_AS              (1u<<H8P6DDR_AS_BIT)
#define H8P6DDR_BACK            (1u<<H8P6DDR_BACK_BIT)
#define H8P6DDR_BREQ            (1u<<H8P6DDR_BREQ_BIT)
#define H8P6DDR_WAIT            (1u<<H8P6DDR_WAIT_BIT)

/* port7 */

#define H8P7DR                  0xffffceul

/* port8 */

#define H8P8DDR                 0xffffcdul
#define H8P8DR                  0xffffcful

#define H8P8DDR_CS0_BIT         4u
#define H8P8DDR_CS1_BIT         3u
#define H8P8DDR_CS2_BIT         2u
#define H8P8DDR_CS3_BIT         1u
#define H8P8DDR_RFSH_BIT        0u

#define H8P8DDR_CS0             (1u<<H8P8DDR_CS0_BIT)
#define H8P8DDR_CS1             (1u<<H8P8DDR_CS1_BIT)
#define H8P8DDR_CS2             (1u<<H8P8DDR_CS2_BIT)
#define H8P8DDR_CS3             (1u<<H8P8DDR_CS3_BIT)
#define H8P8DDR_RFSH            (1u<<H8P8DDR_RFSH_BIT)

#define H8P8DDR_IRQ3_BIT        3u
#define H8P8DDR_IRQ2_BIT        2u
#define H8P8DDR_IRQ1_BIT        1u
#define H8P8DDR_IRQ0_BIT        0u

#define H8P8DDR_IRQ3            (1u<<H8P8DDR_IRQ3_BIT)
#define H8P8DDR_IRQ2            (1u<<H8P8DDR_IRQ2_BIT)
#define H8P8DDR_IRQ1            (1u<<H8P8DDR_IRQ1_BIT)
#define H8P8DDR_IRQ0            (1u<<H8P8DDR_IRQ0_BIT)

/* port9 (SCI) */

#define H8P9DDR                 0xffffd0ul
#define H8P9DR                  0xffffd2ul

#define H8P9DDR_SCK1_BIT        5u
#define H8P9DDR_SCK0_BIT        4u
#define H8P9DDR_RXD1_BIT        3u
#define H8P9DDR_RXD0_BIT        2u
#define H8P9DDR_TXD1_BIT        1u
#define H8P9DDR_TXD0_BIT        0u

#define H8P9DDR_SCK1            (1u<<H8P9DDR_SCK1_BIT)
#define H8P9DDR_SCK0            (1u<<H8P9DDR_SCK0_BIT)
#define H8P9DDR_RXD1            (1u<<H8P9DDR_RXD1_BIT)
#define H8P9DDR_RXD0            (1u<<H8P9DDR_RXD0_BIT)
#define H8P9DDR_TXD1            (1u<<H8P9DDR_TXD1_BIT)
#define H8P9DDR_TXD0            (1u<<H8P9DDR_TXD0_BIT)

#define H8P9DDR_IRQ5_BIT        5u
#define H8P9DDR_IRQ4_BIT        4u

#define H8P9DDR_IRQ5            (1u<<H8P9DDR_IRQ5_BIT)
#define H8P9DDR_IRQ4            (1u<<H8P9DDR_IRQ4_BIT)

/* portA (TPC/ITU/DMA) */

#define H8PADDR                 0xffffd1ul
#define H8PADR                  0xffffd3ul

#define H8PADDR_TP7_BIT         7u
#define H8PADDR_TP6_BIT         6u
#define H8PADDR_TP5_BIT         5u
#define H8PADDR_TP4_BIT         4u
#define H8PADDR_TP3_BIT         3u
#define H8PADDR_TP2_BIT         2u
#define H8PADDR_TP1_BIT         1u
#define H8PADDR_TP0_BIT         0u

#define H8PADDR_TP7             (1u<<H8PADDR_TP7_BIT)
#define H8PADDR_TP6             (1u<<H8PADDR_TP6_BIT)
#define H8PADDR_TP5             (1u<<H8PADDR_TP5_BIT)
#define H8PADDR_TP4             (1u<<H8PADDR_TP4_BIT)
#define H8PADDR_TP3             (1u<<H8PADDR_TP3_BIT)
#define H8PADDR_TP2             (1u<<H8PADDR_TP2_BIT)
#define H8PADDR_TP1             (1u<<H8PADDR_TP1_BIT)
#define H8PADDR_TP0             (1u<<H8PADDR_TP0_BIT)

#define H8PADDR_TIOCB2_BIT      7u
#define H8PADDR_TIOCA2_BIT      6u
#define H8PADDR_TIOCB1_BIT      5u
#define H8PADDR_TIOCA1_BIT      4u
#define H8PADDR_TIOCB0_BIT      3u
#define H8PADDR_TIOCA0_BIT      2u

#define H8PADDR_TIOCB2          (1u<<H8PADDR_TIOCB2_BIT)
#define H8PADDR_TIOCA2          (1u<<H8PADDR_TIOCA2_BIT)
#define H8PADDR_TIOCB1          (1u<<H8PADDR_TIOCB1_BIT)
#define H8PADDR_TIOCA1          (1u<<H8PADDR_TIOCA1_BIT)
#define H8PADDR_TIOCB0          (1u<<H8PADDR_TIOCB0_BIT)
#define H8PADDR_TIOCA0          (1u<<H8PADDR_TIOCA0_BIT)

#define H8PADDR_TEND1_BIT       1u
#define H8PADDR_TEND0_BIT       0u

#define H8PADDR_TEND1           (1u<<H8PADDR_TEND1_BIT)
#define H8PADDR_TEND0           (1u<<H8PADDR_TEND0_BIT)

#define H8PADDR_A20_BIT         7u
#define H8PADDR_A21_BIT         6u
#define H8PADDR_A22_BIT         5u
#define H8PADDR_A23_BIT         4u

#define H8PADDR_A20             (1u<<H8PADDR_A20_BIT)
#define H8PADDR_A21             (1u<<H8PADDR_A21_BIT)
#define H8PADDR_A22             (1u<<H8PADDR_A22_BIT)
#define H8PADDR_A23             (1u<<H8PADDR_A23_BIT)

#define H8PADDR_CS4_BIT         6u
#define H8PADDR_CS5_BIT         5u
#define H8PADDR_CS6_BIT         4u

#define H8PADDR_CS4             (1u<<H8PADDR_CS4_BIT)
#define H8PADDR_CS5             (1u<<H8PADDR_CS5_BIT)
#define H8PADDR_CS6             (1u<<H8PADDR_CS6_BIT)

#define H8PADDR_TCLKD_BIT       3u
#define H8PADDR_TCLKC_BIT       2u
#define H8PADDR_TCLKB_BIT       1u
#define H8PADDR_TCLKA_BIT       0u

#define H8PADDR_TCLKD           (1u<<H8PADDR_TCLKD_BIT)
#define H8PADDR_TCLKC           (1u<<H8PADDR_TCLKC_BIT)
#define H8PADDR_TCLKB           (1u<<H8PADDR_TCLKB_BIT)
#define H8PADDR_TCLKA           (1u<<H8PADDR_TCLKA_BIT)

/* portB (TP/ITU/DMA/AD) */

#define H8PBDDR                 0xffffd4ul
#define H8PBDR                  0xffffd6ul

#define H8PBDDR_TP15_BIT        7u
#define H8PBDDR_TP14_BIT        6u
#define H8PBDDR_TP13_BIT        5u
#define H8PBDDR_TP12_BIT        4u
#define H8PBDDR_TP11_BIT        3u
#define H8PBDDR_TP10_BIT        2u
#define H8PBDDR_TP9_BIT         1u
#define H8PBDDR_TP8_BIT         0u

#define H8PBDDR_TP15            (1u<<H8PBDDR_TP15_BIT)