readme.txt

来自「已经成功的FPGA 控制的SDRAM控制器代码.只要修改你需要的宽度就可以了.」· 文本 代码 · 共 7 行

This directory contains the verilog source files for the SDRAM Reference Design.

sd_cnfg.v	-- configuration module
sd_rfrsh.v	-- refresh module
sd_sig.v	-- SDRAM Signal module
sd_state	-- state machine module
sd_top.v	-- top level module