📄 cnt5.v
字号:
//-------------------------
//Clock divided by 32
//Filenale : cnt5.v
//-------------------------
module cnt5
(
in,
out
);
input in;
output out;
reg [4:0] out1;
always@(posedge in )
begin
out1<= out1 + 5'b1;
end
assign out = out1[4];
endmodule
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -