📄 seg7disp.tan.rpt
字号:
; Cut paths between unrelated clock domains ; On ; ; ; ;
; Cut off read during write signal paths ; On ; ; ; ;
; Cut off feedback from I/O pins ; On ; ; ; ;
; Report Combined Fast/Slow Timing ; Off ; ; ; ;
; Ignore Clock Settings ; Off ; ; ; ;
; Analyze latches as synchronous elements ; Off ; ; ; ;
; Enable Recovery/Removal analysis ; Off ; ; ; ;
; Enable Clock Latency ; Off ; ; ; ;
+-------------------------------------------------------+--------------------+------+----+-------------+
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; GCLK3 ; ; User Pin ; NONE ; 0.000 ns ; 0.000 ns ; NONE ; N/A ; N/A ; N/A ; ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'GCLK3' ;
+-----------------------------------------+-----------------------------------------------------+----------------------------------+----------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack ; Actual fmax (period) ; From ; To ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+----------------------------------+----------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A ; 197.47 MHz ( period = 5.064 ns ) ; Seg7_Dsp:inst|\Free_Counter:Q[0] ; Seg7_Dsp:inst|\Free_Counter:Q[5] ; GCLK3 ; GCLK3 ; None ; None ; 4.355 ns ;
; N/A ; 197.47 MHz ( period = 5.064 ns ) ; Seg7_Dsp:inst|\Free_Counter:Q[0] ; Seg7_Dsp:inst|\Free_Counter:Q[6] ; GCLK3 ; GCLK3 ; None ; None ; 4.355 ns ;
; N/A ; 197.47 MHz ( period = 5.064 ns ) ; Seg7_Dsp:inst|\Free_Counter:Q[0] ; Seg7_Dsp:inst|NUMOUT[0] ; GCLK3 ; GCLK3 ; None ; None ; 4.355 ns ;
; N/A ; 197.47 MHz ( period = 5.064 ns ) ; Seg7_Dsp:inst|\Free_Counter:Q[0] ; Seg7_Dsp:inst|NUMOUT[1] ; GCLK3 ; GCLK3 ; None ; None ; 4.355 ns ;
; N/A ; 197.47 MHz ( period = 5.064 ns ) ; Seg7_Dsp:inst|\Free_Counter:Q[0] ; Seg7_Dsp:inst|NUMOUT[2] ; GCLK3 ; GCLK3 ; None ; None ; 4.355 ns ;
; N/A ; 197.98 MHz ( period = 5.051 ns ) ; Seg7_Dsp:inst|\Free_Counter:Q[0] ; Seg7_Dsp:inst|NUMOUT[3] ; GCLK3 ; GCLK3 ; None ; None ; 4.342 ns ;
; N/A ; 201.09 MHz ( period = 4.973 ns ) ; fenping:inst1|QN[3] ; fenping:inst1|QN[8] ; GCLK3 ; GCLK3 ; None ; None ; 4.264 ns ;
; N/A ; 201.09 MHz ( period = 4.973 ns ) ; fenping:inst1|QN[3] ; fenping:inst1|QN[9] ; GCLK3 ; GCLK3 ; None ; None ; 4.264 ns ;
; N/A ; 201.09 MHz ( period = 4.973 ns ) ; fenping:inst1|QN[3] ; fenping:inst1|QN[10] ; GCLK3 ; GCLK3 ; None ; None ; 4.264 ns ;
; N/A ; 201.09 MHz ( period = 4.973 ns ) ; fenping:inst1|QN[3] ; fenping:inst1|QN[11] ; GCLK3 ; GCLK3 ; None ; None ; 4.264 ns ;
; N/A ; 201.09 MHz ( period = 4.973 ns ) ; fenping:inst1|QN[3] ; fenping:inst1|QN[12] ; GCLK3 ; GCLK3 ; None ; None ; 4.264 ns ;
; N/A ; 201.61 MHz ( period = 4.960 ns ) ; fenping:inst1|QN[3] ; fenping:inst1|QN[13] ; GCLK3 ; GCLK3 ; None ; None ; 4.251 ns ;
; N/A ; 201.61 MHz ( period = 4.960 ns ) ; fenping:inst1|QN[3] ; fenping:inst1|QN[15] ; GCLK3 ; GCLK3 ; None ; None ; 4.251 ns ;
; N/A ; 201.61 MHz ( period = 4.960 ns ) ; fenping:inst1|QN[3] ; fenping:inst1|QN[14] ; GCLK3 ; GCLK3 ; None ; None ; 4.251 ns ;
; N/A ; 204.67 MHz ( period = 4.886 ns ) ; Seg7_Dsp:inst|\Free_Counter:Q[1] ; Seg7_Dsp:inst|\Free_Counter:Q[5] ; GCLK3 ; GCLK3 ; None ; None ; 4.177 ns ;
; N/A ; 204.67 MHz ( period = 4.886 ns ) ; Seg7_Dsp:inst|\Free_Counter:Q[1] ; Seg7_Dsp:inst|\Free_Counter:Q[6] ; GCLK3 ; GCLK3 ; None ; None ; 4.177 ns ;
; N/A ; 204.67 MHz ( period = 4.886 ns ) ; Seg7_Dsp:inst|\Free_Counter:Q[1] ; Seg7_Dsp:inst|NUMOUT[0] ; GCLK3 ; GCLK3 ; None ; None ; 4.177 ns ;
; N/A ; 204.67 MHz ( period = 4.886 ns ) ; Seg7_Dsp:inst|\Free_Counter:Q[1] ; Seg7_Dsp:inst|NUMOUT[1] ; GCLK3 ; GCLK3 ; None ; None ; 4.177 ns ;
; N/A ; 204.67 MHz ( period = 4.886 ns ) ; Seg7_Dsp:inst|\Free_Counter:Q[1] ; Seg7_Dsp:inst|NUMOUT[2] ; GCLK3 ; GCLK3 ; None ; None ; 4.177 ns ;
; N/A ; 205.21 MHz ( period = 4.873 ns ) ; Seg7_Dsp:inst|\Free_Counter:Q[1] ; Seg7_Dsp:inst|NUMOUT[3] ; GCLK3 ; GCLK3 ; None ; None ; 4.164 ns ;
; N/A ; 206.14 MHz ( period = 4.851 ns ) ; fenping:inst1|QN[4] ; fenping:inst1|QN[8] ; GCLK3 ; GCLK3 ; None ; None ; 4.142 ns ;
; N/A ; 206.14 MHz ( period = 4.851 ns ) ; fenping:inst1|QN[4] ; fenping:inst1|QN[9] ; GCLK3 ; GCLK3 ; None ; None ; 4.142 ns ;
; N/A ; 206.14 MHz ( period = 4.851 ns ) ; fenping:inst1|QN[4] ; fenping:inst1|QN[10] ; GCLK3 ; GCLK3 ; None ; None ; 4.142 ns ;
; N/A ; 206.14 MHz ( period = 4.851 ns ) ; fenping:inst1|QN[4] ; fenping:inst1|QN[11] ; GCLK3 ; GCLK3 ; None ; None ; 4.142 ns ;
; N/A ; 206.14 MHz ( period = 4.851 ns ) ; fenping:inst1|QN[4] ; fenping:inst1|QN[12] ; GCLK3 ; GCLK3 ; None ; None ; 4.142 ns ;
; N/A ; 206.70 MHz ( period = 4.838 ns ) ; fenping:inst1|QN[4] ; fenping:inst1|QN[13] ; GCLK3 ; GCLK3 ; None ; None ; 4.129 ns ;
; N/A ; 206.70 MHz ( period = 4.838 ns ) ; fenping:inst1|QN[4] ; fenping:inst1|QN[15] ; GCLK3 ; GCLK3 ; None ; None ; 4.129 ns ;
; N/A ; 206.70 MHz ( period = 4.838 ns ) ; fenping:inst1|QN[4] ; fenping:inst1|QN[14] ; GCLK3 ; GCLK3 ; None ; None ; 4.129 ns ;
; N/A ; 208.07 MHz ( period = 4.806 ns ) ; fenping:inst1|QN[1] ; fenping:inst1|QN[8] ; GCLK3 ; GCLK3 ; None ; None ; 4.097 ns ;
; N/A ; 208.07 MHz ( period = 4.806 ns ) ; fenping:inst1|QN[1] ; fenping:inst1|QN[9] ; GCLK3 ; GCLK3 ; None ; None ; 4.097 ns ;
; N/A ; 208.07 MHz ( period = 4.806 ns ) ; fenping:inst1|QN[1] ; fenping:inst1|QN[10] ; GCLK3 ; GCLK3 ; None ; None ; 4.097 ns ;
; N/A ; 208.07 MHz ( period = 4.806 ns ) ; fenping:inst1|QN[1] ; fenping:inst1|QN[11] ; GCLK3 ; GCLK3 ; None ; None ; 4.097 ns ;
; N/A ; 208.07 MHz ( period = 4.806 ns ) ; fenping:inst1|QN[1] ; fenping:inst1|QN[12] ; GCLK3 ; GCLK3 ; None ; None ; 4.097 ns ;
; N/A ; 208.64 MHz ( period = 4.793 ns ) ; fenping:inst1|QN[1] ; fenping:inst1|QN[13] ; GCLK3 ; GCLK3 ; None ; None ; 4.084 ns ;
; N/A ; 208.64 MHz ( period = 4.793 ns ) ; fenping:inst1|QN[1] ; fenping:inst1|QN[15] ; GCLK3 ; GCLK3 ; None ; None ; 4.084 ns ;
; N/A ; 208.64 MHz ( period = 4.793 ns ) ; fenping:inst1|QN[1] ; fenping:inst1|QN[14] ; GCLK3 ; GCLK3 ; None ; None ; 4.084 ns ;
; N/A ; 212.04 MHz ( period = 4.716 ns ) ; fenping:inst1|QN[0] ; fenping:inst1|QN[8] ; GCLK3 ; GCLK3 ; None ; None ; 4.007 ns ;
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -