📄 iolm3s811.h
字号:
__REG32 : 6;
} __cfsr_bits;
/* Hard Fault Status Register */
typedef struct {
__REG32 : 1;
__REG32 VECTTBL : 1;
__REG32 :28;
__REG32 FORCED : 1;
__REG32 DEBUGEVT : 1;
} __hfsr_bits;
/* Debug Fault Status Register */
typedef struct {
__REG32 HALTED : 1;
__REG32 BKPT : 1;
__REG32 DWTTRAP : 1;
__REG32 VCATCH : 1;
__REG32 EXTERNAL : 1;
__REG32 :27;
} __dfsr_bits;
/* Software Trigger Interrupt Register */
typedef struct {
__REG32 INTID : 9;
__REG32 :23;
} __stir_bits;
/* Debug Halting Control and Status Register */
typedef union {
/* DHSR */
struct {
__REG32 C_DEBUGEN : 1;
__REG32 C_HALT : 1;
__REG32 C_STEP : 1;
__REG32 C_MASKINTS : 1;
__REG32 : 1;
__REG32 C_SNAPSTALL : 1;
__REG32 :10;
__REG32 S_REGRDY : 1;
__REG32 S_HALT : 1;
__REG32 S_SLEEP : 1;
__REG32 S_LOCKUP : 1;
__REG32 : 4;
__REG32 S_RETIRE_ST : 1;
__REG32 S_RESET_ST : 1;
__REG32 : 6;
};
/* DHCR */
struct {
__REG32 :16;
__REG32 DBGKEY :16;
};
} __dhsr_bits;
/* Debug Core Selector Register */
typedef struct {
__REG32 REGSEL : 5;
__REG32 :11;
__REG32 REGWnR : 1;
__REG32 :15;
} __dcrsr_bits;
/* Debug Exception and Monitor Control Register */
typedef struct {
__REG32 VC_CORERESET : 1;
__REG32 : 3;
__REG32 VC_MMERR : 1;
__REG32 VC_NOCPERR : 1;
__REG32 VC_CHKERR : 1;
__REG32 VC_STATERR : 1;
__REG32 VC_BUSERR : 1;
__REG32 VC_INTERR : 1;
__REG32 VC_HARDERR : 1;
__REG32 : 5;
__REG32 MON_EN : 1;
__REG32 MON_PEND : 1;
__REG32 MON_STEP : 1;
__REG32 MON_REQ : 1;
__REG32 : 4;
__REG32 TRCENA : 1;
__REG32 : 7;
} __demcr_bits;
/* Flash Patch Control Register */
typedef struct {
__REG32 ENABLE : 1;
__REG32 KEY : 1;
__REG32 : 2;
__REG32 NUM_CODE : 4;
__REG32 NUM_LIT : 4;
__REG32 :20;
} __fp_ctrl_bits;
/* Flash Patch Remap Register */
typedef struct {
__REG32 : 5;
__REG32 REMAP :24;
__REG32 : 3;
} __fp_remap_bits;
/* Flash Patch Comparator Registers */
typedef struct {
__REG32 ENABLE : 1;
__REG32 : 1;
__REG32 REMAP :27;
__REG32 : 1;
__REG32 REPLACE : 2;
} __fp_comp_bits;
/* DWT Control Register */
typedef struct {
__REG32 CYCCNTENA : 1;
__REG32 POSTPRESET : 4;
__REG32 POSTCNT : 4;
__REG32 CYCTAP : 1;
__REG32 SYNCTAP : 2;
__REG32 PCSAMPLEENA : 1;
__REG32 : 3;
__REG32 EXCTRCENA : 1;
__REG32 CPIEVTENA : 1;
__REG32 EXCEVTENA : 1;
__REG32 SLEEPEVTENA : 1;
__REG32 LSUEVTENA : 1;
__REG32 FOLDEVTENA : 1;
__REG32 CYCEVTEN : 1;
__REG32 : 5;
__REG32 NUMCOMP : 4;
} __dwt_ctrl_bits;
/* DWT Mask Registers */
typedef struct {
__REG32 MASK : 4;
__REG32 :28;
} __dwt_mask_bits;
/* DWT Function Registers */
typedef struct {
__REG32 FUNCTION : 4;
__REG32 : 1;
__REG32 EMITRANGE : 1;
__REG32 : 1;
__REG32 CYCMATCH : 1;
__REG32 :24;
} __dwt_function_bits;
/* ITM Trace Enable Register */
typedef struct {
__REG32 STIMULUS_MASK0 : 1;
__REG32 STIMULUS_MASK1 : 1;
__REG32 STIMULUS_MASK2 : 1;
__REG32 STIMULUS_MASK3 : 1;
__REG32 STIMULUS_MASK4 : 1;
__REG32 STIMULUS_MASK5 : 1;
__REG32 STIMULUS_MASK6 : 1;
__REG32 STIMULUS_MASK7 : 1;
__REG32 STIMULUS_MASK8 : 1;
__REG32 STIMULUS_MASK9 : 1;
__REG32 STIMULUS_MASK10: 1;
__REG32 STIMULUS_MASK11: 1;
__REG32 STIMULUS_MASK12: 1;
__REG32 STIMULUS_MASK13: 1;
__REG32 STIMULUS_MASK14: 1;
__REG32 STIMULUS_MASK15: 1;
__REG32 STIMULUS_MASK16: 1;
__REG32 STIMULUS_MASK17: 1;
__REG32 STIMULUS_MASK18: 1;
__REG32 STIMULUS_MASK19: 1;
__REG32 STIMULUS_MASK20: 1;
__REG32 STIMULUS_MASK21: 1;
__REG32 STIMULUS_MASK22: 1;
__REG32 STIMULUS_MASK23: 1;
__REG32 STIMULUS_MASK24: 1;
__REG32 STIMULUS_MASK25: 1;
__REG32 STIMULUS_MASK26: 1;
__REG32 STIMULUS_MASK27: 1;
__REG32 STIMULUS_MASK28: 1;
__REG32 STIMULUS_MASK29: 1;
__REG32 STIMULUS_MASK30: 1;
__REG32 STIMULUS_MASK31: 1;
} __itm_te_bits;
/* ITM Trace Privilege Register */
typedef struct {
__REG32 PRIVILEGE_MASK : 4;
__REG32 :28;
} __itm_tp_bits;
/* ITM Control Register */
typedef struct {
__REG32 ITMEN : 1;
__REG32 TSENA : 1;
__REG32 SYNCEN : 1;
__REG32 DWTEN : 1;
__REG32 : 4;
__REG32 TSPRESCALE : 2;
__REG32 : 6;
__REG32 ATBID : 7;
__REG32 : 9;
} __itm_cr_bits;
/* ITM Integration Write Register */
typedef struct {
__REG32 ATVALIDM : 1;
__REG32 :31;
} __itm_iw_bits;
/* ITM Integration Read Register */
typedef struct {
__REG32 ATREADYM : 1;
__REG32 :31;
} __itm_ir_bits;
/* ITM Integration Mode Control Register */
typedef struct {
__REG32 INTEGRATION : 1;
__REG32 :31;
} __itm_imc_bits;
/* ITM Lock Status Register */
typedef struct {
__REG32 PRESENT : 1;
__REG32 ACCESS : 1;
__REG32 BYTEACC : 1;
__REG32 :29;
} __itm_lsr_bits;
/* Supported Port Sizes Register / Current */
typedef struct {
__REG32 MAXPORTSIZE1 : 1;
__REG32 MAXPORTSIZE2 : 1;
__REG32 MAXPORTSIZE3 : 1;
__REG32 MAXPORTSIZE4 : 1;
__REG32 :28;
} __tpiu_spsr_bits;
/* Current Output Speed Divisors Register */
typedef struct {
__REG32 PRESCALER :13;
__REG32 :19;
} __tpiu_cosdr_bits;
/* Selected Pin Protocol Register */
typedef struct {
__REG32 PROTOCOL : 2;
__REG32 :30;
} __tpiu_sppr_bits;
/* Formatter and Flush Status Register */
typedef struct {
__REG32 FL_IN_PROG : 1;
__REG32 FT_STOPPED : 1;
__REG32 TC_PRESENT : 1;
__REG32 FT_NON_STOP : 1;
__REG32 :28;
} __tpiu_ffsr_bits;
/* Integration Test Register-ITATBCTR2 */
typedef struct {
__REG32 ATREADY1_2 : 1;
__REG32 :31;
} __tpiu_itatbctr2_bits;
/* Integration Test Register-ITATBCTR0 */
typedef struct {
__REG32 ATVALID1_2 : 1;
__REG32 :31;
} __tpiu_itatbctr0_bits;
#endif /* __IAR_SYSTEMS_ICC__ */
/* Declarations common to compiler and assembler **************************/
/***************************************************************************
**
** Device Identification
**
***************************************************************************/
__IO_REG32_BIT(DID0, 0x400FE000,__READ ,__did0_bits);
__IO_REG32_BIT(DID1, 0x400FE004,__READ ,__did1_bits);
__IO_REG32_BIT(DC0, 0x400FE008,__READ ,__dc0_bits);
__IO_REG32_BIT(DC1, 0x400FE010,__READ ,__dc1_bits);
__IO_REG32_BIT(DC2, 0x400FE014,__READ ,__dc2_bits);
__IO_REG32_BIT(DC3, 0x400FE018,__READ ,__dc3_bits);
__IO_REG32_BIT(DC4, 0x400FE01C,__READ ,__dc4_bits);
/***************************************************************************
**
** Local Control
**
***************************************************************************/
__IO_REG32_BIT(PBORCTL, 0x400FE030,__READ_WRITE ,__pborctl_bits);
__IO_REG32_BIT(LDOPCTL, 0x400FE034,__READ_WRITE ,__ldopctl_bits);
__IO_REG32_BIT(SRCR0, 0x400FE040,__READ_WRITE ,__srcr0_bits);
__IO_REG32_BIT(SRCR1, 0x400FE044,__READ_WRITE ,__srcr1_bits);
__IO_REG32_BIT(SRCR2, 0x400FE048,__READ_WRITE ,__srcr2_bits);
__IO_REG32_BIT(RIS, 0x400FE050,__READ ,__ris_bits);
__IO_REG32_BIT(IMC, 0x400FE054,__READ_WRITE ,__imc_bits);
__IO_REG32_BIT(MISC, 0x400FE058,__READ_WRITE ,__misc_bits);
__IO_REG32_BIT(RESC, 0x400FE05C,__READ_WRITE ,__resc_bits);
__IO_REG32_BIT(RCC, 0x400FE060,__READ_WRITE ,__rcc_bits);
__IO_REG32_BIT(PLLCFG, 0x400FE064,__READ ,__pllcfg_bits);
/***************************************************************************
**
** System Control
**
***************************************************************************/
__IO_REG32_BIT(RCGC0, 0x400FE100,__READ_WRITE ,__rcgc0_bits);
__IO_REG32_BIT(RCGC1, 0x400FE104,__READ_WRITE ,__rcgc1_bits);
__IO_REG32_BIT(RCGC2, 0x400FE108,__READ_WRITE ,__rcgc2_bits);
__IO_REG32_BIT(SCGC0, 0x400FE110,__READ_WRITE ,__rcgc0_bits);
__IO_REG32_BIT(SCGC1, 0x400FE114,__READ_WRITE ,__rcgc1_bits);
__IO_REG32_BIT(SCGC2, 0x400FE118,__READ_WRITE ,__rcgc2_bits);
__IO_REG32_BIT(DCGC0, 0x400FE120,__READ_WRITE ,__rcgc0_bits);
__IO_REG32_BIT(DCGC1, 0x400FE124,__READ_WRITE ,__rcgc1_bits);
__IO_REG32_BIT(DCGC2, 0x400FE128,__READ_WRITE ,__rcgc2_bits);
__IO_REG32_BIT(CLKVCLR, 0x400FE150,__READ_WRITE ,__clkvclr_bits);
__IO_REG32_BIT(LDOARST, 0x400FE160,__READ_WRITE ,__ldoarst_bits);
/***************************************************************************
**
** Flash
**
***************************************************************************/
__IO_REG32_BIT(FMPRE, 0x400FE130,__READ_WRITE ,__fmpre_bits);
__IO_REG32_BIT(FMPPE, 0x400FE134,__READ_WRITE ,__fmpre_bits);
__IO_REG8( USECRL, 0x400FE140,__READ_WRITE);
__IO_REG32_BIT(FMA, 0x400FD000,__READ_WRITE ,__fma_bits);
__IO_REG32( FMD, 0x400FD004,__READ_WRITE);
__IO_REG32_BIT(FMC, 0x400FD008,__READ_WRITE ,__fmc_bits);
__IO_REG32_BIT(FCRIS, 0x400FD00C,__READ ,__fcris_bits);
__IO_REG32_BIT(FCIM, 0x400FD010,__READ_WRITE ,__fcim_bits);
__IO_REG32_BIT(FCMISC, 0x400FD014,__READ_WRITE ,__fcmisc_bits);
/***************************************************************************
**
** GPIOA
**
***************************************************************************/
__IO_REG32_BIT(GPIOADATAMASK, 0x40004000,__READ_WRITE ,__gpio_bits);
__IO_REG32_BIT(GPIOADATA, 0x400043FC,__READ_WRITE ,__gpio_bits);
__IO_REG32_BIT(GPIOADIR, 0x40004400,__READ_WRITE ,__gpio_bits);
__IO_REG32_BIT(GPIOAIS, 0x40004404,__READ_WRITE ,__gpio_bits);
__IO_REG32_BIT(GPIOAIBE, 0x40004408,__READ_WRITE ,__gpio_bits);
__IO_REG32_BIT(GPIOAIEV, 0x4000440C,__READ_WRITE ,__gpio_bits);
__IO_REG32_BIT(GPIOAIM, 0x40004410,__READ_WRITE ,__gpio_bits);
__IO_REG32_BIT(GPIOARIS, 0x40004414,__READ ,__gpio_bits);
__IO_REG32_BIT(GPIOAMIS, 0x40004418,__READ ,__gpio_bits);
__IO_REG32_BIT(GPIOAICR, 0x4000441C,__WRITE ,__gpio_bits);
__IO_REG32_BIT(GPIOAAFSEL, 0x40004420,__READ_WRITE ,__gpio_bits);
__IO_REG32_BIT(GPIOADR2R, 0x40004500,__READ_WRITE ,__gpio_bits);
__IO_REG32_BIT(GPIOADR4R, 0x40004504,__READ_WRITE ,__gpio_bits);
__IO_REG32_BIT(GPIOADR8R, 0x40004508,__READ_WRITE ,__gpio_bits);
__IO_REG32_BIT(GPIOAODR, 0x4000450C,__READ_WRITE ,__gpio_bits);
__IO_REG32_BIT(GPIOAPUR, 0x40004510,__READ_WRITE ,__gpio_bits);
__IO_REG32_BIT(GPIOAPDR, 0x40004514,__READ_WRITE ,__gpio_bits);
__IO_REG32_BIT(GPIOASLR, 0x40004518,__READ_WRITE ,__gpio_bits);
__IO_REG32_BIT(GPIOADEN, 0x4000451C,__READ_WRITE ,__gpio_bits);
__IO_REG8( GPIOAPERIPHID4, 0x40004FD0,__READ);
__IO_REG8( GPIOAPERIPHID5, 0x40004FD4,__READ);
__IO_REG8( GPIOAPERIPHID6, 0x40004FD8,__READ);
__IO_REG8( GPIOAPERIPHID7, 0x40004FDC,__READ);
__IO_REG8( GPIOAPERIPHID0, 0x40004FE0,__READ);
__IO_REG8( GPIOAPERIPHID1, 0x40004FE4,__READ);
__IO_REG8( GPIOAPERIPHID2, 0x40004FE8,__READ);
__IO_REG8( GPIOAPERIPHID3, 0x40004FEC,__READ);
__IO_REG8( GPIOAPCELLID0, 0x40004FF0,__READ);
__IO_REG8( GPIOAPCELLID1, 0x40004FF4,__READ);
__IO_REG8( GPIOAPCELLID2, 0x40004FF8,__READ);
__IO_REG8( GPIOAPCELLID3, 0x40004FFC,__READ);
/***************************************************************************
**
** GPIOB
**
***************************************************************************/
__IO_REG32_BIT(GPIOBDATAMASK, 0x40005000,__READ_WRITE ,__gpio_bits);
__IO_REG32_BIT(GPIOBDATA, 0x400053FC,__READ_WRITE ,__gpio_bits);
__IO_REG32_BIT(GPIOBDIR, 0x40005400,__READ_WRITE ,__gpio_bits);
__IO_REG32_BIT(GPIOBIS, 0x40005404,__READ_WRITE ,__gpio_bits);
__IO_REG32_BIT(GPIOBIBE, 0x40005408,__READ_WRITE ,__gpio_bits);
__IO_REG32_BIT(GPIOBIEV, 0x4000540C,__READ_WRITE ,__gpio_bits);
__IO_REG32_BIT(GPIOBIM, 0x40005410,__READ_WRITE ,__gpio_bits);
__IO_REG32_BIT(GPIOBRIS, 0x40005414,__READ ,__gpio_bits);
__IO_REG32_BIT(GPIOBMIS, 0x40005418,__READ ,__gpio_bits);
__IO_REG32_BIT(GPIOBICR, 0x4000541C,__WRITE ,__gpio_bits);
__IO_REG32_BIT(GPIOBAFSEL, 0x40005420,__READ_WRITE ,__gpio_bits);
__IO_REG32_BIT(GPIOBDR2R, 0x40005500,__READ_WRITE ,__gpio_bits);
__IO_REG32_BIT(GPIOBDR4R, 0x40005504,__READ_WRITE ,__gpio_bits);
__IO_REG32_BIT(GPIOBDR8R, 0x40005508,__READ_WRITE ,__gpio_bits);
__IO_REG32_BIT(GPIOBODR, 0x4000550C,__READ_WRITE ,__gpio_bits);
__IO_REG32_BIT(GPIOBPUR, 0x40005510,__READ_WRITE ,__gpio_bits);
__IO_REG32_BIT(GPIOBPDR, 0x40005514,__READ_WRITE ,__gpio_bits);
__IO_REG32_BIT(GPIOBSLR, 0x40005518,__READ_WRITE ,__gpio_bits);
__IO_REG32_BIT(GPIOBDEN, 0x4000551C,__READ_WRITE ,__gpio_bits);
__IO_REG8( GPIOBPERIPHID4, 0x40005FD0,__READ);
__IO_REG8( GPIOBPERIPHID5, 0x40005FD4,__READ);
__IO_REG8( GPIOBPERIPHID6, 0x40005FD8,__READ);
__IO_REG8( GPIOBPERIPHID7, 0x40005FDC,__READ);
__IO_REG8( GPIOBPERIPHID0, 0x40005FE0,__READ);
__IO_REG8( GPIOBPERIPHID1, 0x40005FE4,__READ);
__IO_REG8( GPIOBPERIPHID2, 0x40005FE8,__READ);
__IO_REG8( GPIOBPERIPHID3, 0x40005FEC,__READ);
__IO_REG8( GPIOBPCELLID0, 0x40005FF0,__READ);
__IO_REG8( GPIOBPCELLID1, 0x40005FF4,__READ);
__IO_REG8( GPIOBPCELLID2, 0x40005FF8,__READ);
__IO_REG8( GPIOBPCELLID3, 0x40005FFC,__READ);
/***************************************************************************
**
** GPIOC
**
***************************************************************************/
__IO_REG32_BIT(GPIOCDATAMASK, 0x40006000,__READ_WRITE ,__gpio_bits);
__IO_REG32_BIT(GPIOCDATA, 0x400063FC,__READ_WRITE ,__gpio_bits);
__IO_REG32_BIT(GPIOCDIR, 0x40006400,__READ_WRITE ,__gpio_bits);
__IO_REG32_BIT(GPIOCIS, 0x40006404,__READ_WRITE ,__gpio_bits);
__IO_REG32_BIT(GPIOCIBE, 0x40006408,__READ_WRITE ,__gpio_bits);
__IO_REG32_BIT(GPIOCIEV, 0x4000640C,__READ_WRITE ,__gpio_bits);
__IO_REG32_BIT(GPIOCIM, 0x40006410,__READ_WRITE ,__gpio_bits);
__IO_REG32_BIT(GPIOCRIS, 0x40006414,__READ ,__gpio_bits);
__IO_REG32_BIT(GPIOCMIS, 0x40006418,__READ ,__gpio_bits);
__IO_REG32_BIT(GPIOCICR, 0x4000641C,__WRITE ,__gpio_bits);
__IO_REG32_BIT(GPIOCAFSEL, 0x40006420,__READ_WRITE ,__gpio_bits);
__IO_REG32_BIT(GPIOCDR2R, 0x40006500,__READ_WRITE ,__gpio_bits);
__IO_REG32_BIT(GPIOCDR4R, 0x40006504,__READ_WRITE ,__gpio_bits);
__IO_REG32_BIT(GPIOCDR8R, 0x40006508,__READ_WRITE ,__gpio_bits);
__IO_REG32_BIT(GPIOCODR, 0x4000650C,__READ_WRITE ,__gpio_bi⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -