📄 iolm3s811.h
字号:
__REG32 ActCmpAU : 2;
__REG32 ActCmpAD : 2;
__REG32 ActCmpBU : 2;
__REG32 ActCmpBD : 2;
__REG32 :20;
} __pwm0gena_bits;
/* Pulse Width Modulator 0 Generator B Control (PWM0GENB) */
typedef struct {
__REG32 ActZer0 : 2;
__REG32 ActLoad : 2;
__REG32 ActCmpAU : 2;
__REG32 ActCmpAD : 2;
__REG32 ActCmpBU : 2;
__REG32 ActCmpBD : 2;
__REG32 :20;
} __pwm0genb_bits;
/* Pulse Width Modulator 0 Dead-Band Control (PWM0DBCTL) */
typedef struct {
__REG32 Enable : 1;
__REG32 :31;
} __pwm0dbctl_bits;
/* Pulse Width Modulator 0 Dead-Band Rising-Edge Delay (PWM0DBRISE) */
typedef struct {
__REG32 RiseDelay :12;
__REG32 :20;
} __pwm0dbrise_bits;
/* Pulse Width Modulator 0 Dead-Band Falling-Edge Delay (PWM0DBFALL) */
typedef struct {
__REG32 FallDelay :12;
__REG32 :20;
} __pwm0dbfall_bits;
/* Interrupt Controller Type Register */
typedef struct {
__REG32 INTLINESNUM : 5;
__REG32 :27;
} __nvic_bits;
/* SysTick Control and Status Register */
typedef struct {
__REG32 ENABLE : 1;
__REG32 TICKINT : 1;
__REG32 CLKSOURCE : 1;
__REG32 :13;
__REG32 COUNTFLAG : 1;
__REG32 :15;
} __systickcsr_bits;
/* SysTick Reload Value Register */
typedef struct {
__REG32 RELOAD :24;
__REG32 : 8;
} __systickrvr_bits;
/* SysTick Current Value Register */
typedef struct {
__REG32 CURRENT :24;
__REG32 : 8;
} __systickcvr_bits;
/* SysTick Calibration Value Register */
typedef struct {
__REG32 TENMS :24;
__REG32 : 6;
__REG32 SKEW : 1;
__REG32 NOREF : 1;
} __systickcalvr_bits;
/* Interrupt Set-Enable Registers 0-31 */
typedef struct {
__REG32 SETENA0 : 1;
__REG32 SETENA1 : 1;
__REG32 SETENA2 : 1;
__REG32 SETENA3 : 1;
__REG32 SETENA4 : 1;
__REG32 SETENA5 : 1;
__REG32 SETENA6 : 1;
__REG32 SETENA7 : 1;
__REG32 SETENA8 : 1;
__REG32 SETENA9 : 1;
__REG32 SETENA10 : 1;
__REG32 SETENA11 : 1;
__REG32 SETENA12 : 1;
__REG32 SETENA13 : 1;
__REG32 SETENA14 : 1;
__REG32 SETENA15 : 1;
__REG32 SETENA16 : 1;
__REG32 SETENA17 : 1;
__REG32 SETENA18 : 1;
__REG32 SETENA19 : 1;
__REG32 SETENA20 : 1;
__REG32 SETENA21 : 1;
__REG32 SETENA22 : 1;
__REG32 SETENA23 : 1;
__REG32 SETENA24 : 1;
__REG32 SETENA25 : 1;
__REG32 SETENA26 : 1;
__REG32 SETENA27 : 1;
__REG32 SETENA28 : 1;
__REG32 SETENA29 : 1;
__REG32 SETENA30 : 1;
__REG32 SETENA31 : 1;
} __setena0_bits;
/* Interrupt Clear-Enable Registers 0-31 */
typedef struct {
__REG32 CLRENA0 : 1;
__REG32 CLRENA1 : 1;
__REG32 CLRENA2 : 1;
__REG32 CLRENA3 : 1;
__REG32 CLRENA4 : 1;
__REG32 CLRENA5 : 1;
__REG32 CLRENA6 : 1;
__REG32 CLRENA7 : 1;
__REG32 CLRENA8 : 1;
__REG32 CLRENA9 : 1;
__REG32 CLRENA10 : 1;
__REG32 CLRENA11 : 1;
__REG32 CLRENA12 : 1;
__REG32 CLRENA13 : 1;
__REG32 CLRENA14 : 1;
__REG32 CLRENA15 : 1;
__REG32 CLRENA16 : 1;
__REG32 CLRENA17 : 1;
__REG32 CLRENA18 : 1;
__REG32 CLRENA19 : 1;
__REG32 CLRENA20 : 1;
__REG32 CLRENA21 : 1;
__REG32 CLRENA22 : 1;
__REG32 CLRENA23 : 1;
__REG32 CLRENA24 : 1;
__REG32 CLRENA25 : 1;
__REG32 CLRENA26 : 1;
__REG32 CLRENA27 : 1;
__REG32 CLRENA28 : 1;
__REG32 CLRENA29 : 1;
__REG32 CLRENA30 : 1;
__REG32 CLRENA31 : 1;
} __clrena0_bits;
/* Interrupt Set-Pending Register 0-31 */
typedef struct {
__REG32 SETPEND0 : 1;
__REG32 SETPEND1 : 1;
__REG32 SETPEND2 : 1;
__REG32 SETPEND3 : 1;
__REG32 SETPEND4 : 1;
__REG32 SETPEND5 : 1;
__REG32 SETPEND6 : 1;
__REG32 SETPEND7 : 1;
__REG32 SETPEND8 : 1;
__REG32 SETPEND9 : 1;
__REG32 SETPEND10 : 1;
__REG32 SETPEND11 : 1;
__REG32 SETPEND12 : 1;
__REG32 SETPEND13 : 1;
__REG32 SETPEND14 : 1;
__REG32 SETPEND15 : 1;
__REG32 SETPEND16 : 1;
__REG32 SETPEND17 : 1;
__REG32 SETPEND18 : 1;
__REG32 SETPEND19 : 1;
__REG32 SETPEND20 : 1;
__REG32 SETPEND21 : 1;
__REG32 SETPEND22 : 1;
__REG32 SETPEND23 : 1;
__REG32 SETPEND24 : 1;
__REG32 SETPEND25 : 1;
__REG32 SETPEND26 : 1;
__REG32 SETPEND27 : 1;
__REG32 SETPEND28 : 1;
__REG32 SETPEND29 : 1;
__REG32 SETPEND30 : 1;
__REG32 SETPEND31 : 1;
} __setpend0_bits;
/* Interrupt Clear-Pending Register 0-31 */
typedef struct {
__REG32 CLRPEND0 : 1;
__REG32 CLRPEND1 : 1;
__REG32 CLRPEND2 : 1;
__REG32 CLRPEND3 : 1;
__REG32 CLRPEND4 : 1;
__REG32 CLRPEND5 : 1;
__REG32 CLRPEND6 : 1;
__REG32 CLRPEND7 : 1;
__REG32 CLRPEND8 : 1;
__REG32 CLRPEND9 : 1;
__REG32 CLRPEND10 : 1;
__REG32 CLRPEND11 : 1;
__REG32 CLRPEND12 : 1;
__REG32 CLRPEND13 : 1;
__REG32 CLRPEND14 : 1;
__REG32 CLRPEND15 : 1;
__REG32 CLRPEND16 : 1;
__REG32 CLRPEND17 : 1;
__REG32 CLRPEND18 : 1;
__REG32 CLRPEND19 : 1;
__REG32 CLRPEND20 : 1;
__REG32 CLRPEND21 : 1;
__REG32 CLRPEND22 : 1;
__REG32 CLRPEND23 : 1;
__REG32 CLRPEND24 : 1;
__REG32 CLRPEND25 : 1;
__REG32 CLRPEND26 : 1;
__REG32 CLRPEND27 : 1;
__REG32 CLRPEND28 : 1;
__REG32 CLRPEND29 : 1;
__REG32 CLRPEND30 : 1;
__REG32 CLRPEND31 : 1;
} __clrpend0_bits;
/* Active Bit Register 0-31 */
typedef struct {
__REG32 ACTIVE0 : 1;
__REG32 ACTIVE1 : 1;
__REG32 ACTIVE2 : 1;
__REG32 ACTIVE3 : 1;
__REG32 ACTIVE4 : 1;
__REG32 ACTIVE5 : 1;
__REG32 ACTIVE6 : 1;
__REG32 ACTIVE7 : 1;
__REG32 ACTIVE8 : 1;
__REG32 ACTIVE9 : 1;
__REG32 ACTIVE10 : 1;
__REG32 ACTIVE11 : 1;
__REG32 ACTIVE12 : 1;
__REG32 ACTIVE13 : 1;
__REG32 ACTIVE14 : 1;
__REG32 ACTIVE15 : 1;
__REG32 ACTIVE16 : 1;
__REG32 ACTIVE17 : 1;
__REG32 ACTIVE18 : 1;
__REG32 ACTIVE19 : 1;
__REG32 ACTIVE20 : 1;
__REG32 ACTIVE21 : 1;
__REG32 ACTIVE22 : 1;
__REG32 ACTIVE23 : 1;
__REG32 ACTIVE24 : 1;
__REG32 ACTIVE25 : 1;
__REG32 ACTIVE26 : 1;
__REG32 ACTIVE27 : 1;
__REG32 ACTIVE28 : 1;
__REG32 ACTIVE29 : 1;
__REG32 ACTIVE30 : 1;
__REG32 ACTIVE31 : 1;
} __active0_bits;
/* Interrupt Priority Registers 0-3 */
typedef struct {
__REG32 PRI_0 : 8;
__REG32 PRI_1 : 8;
__REG32 PRI_2 : 8;
__REG32 PRI_3 : 8;
} __pri0_bits;
/* Interrupt Priority Registers 4-7 */
typedef struct {
__REG32 PRI_4 : 8;
__REG32 PRI_5 : 8;
__REG32 PRI_6 : 8;
__REG32 PRI_7 : 8;
} __pri1_bits;
/* Interrupt Priority Registers 8-11 */
typedef struct {
__REG32 PRI_8 : 8;
__REG32 PRI_9 : 8;
__REG32 PRI_10 : 8;
__REG32 PRI_11 : 8;
} __pri2_bits;
/* Interrupt Priority Registers 12-15 */
typedef struct {
__REG32 PRI_12 : 8;
__REG32 PRI_13 : 8;
__REG32 PRI_14 : 8;
__REG32 PRI_15 : 8;
} __pri3_bits;
/* Interrupt Priority Registers 16-19 */
typedef struct {
__REG32 PRI_16 : 8;
__REG32 PRI_17 : 8;
__REG32 PRI_18 : 8;
__REG32 PRI_19 : 8;
} __pri4_bits;
/* Interrupt Priority Registers 20-23 */
typedef struct {
__REG32 PRI_20 : 8;
__REG32 PRI_21 : 8;
__REG32 PRI_22 : 8;
__REG32 PRI_23 : 8;
} __pri5_bits;
/* Interrupt Priority Registers 24-27 */
typedef struct {
__REG32 PRI_24 : 8;
__REG32 PRI_25 : 8;
__REG32 PRI_26 : 8;
__REG32 PRI_27 : 8;
} __pri6_bits;
/* Interrupt Priority Registers 28-31 */
typedef struct {
__REG32 PRI_28 : 8;
__REG32 PRI_29 : 8;
__REG32 PRI_30 : 8;
__REG32 PRI_31 : 8;
} __pri7_bits;
/* CPU ID Base Register */
typedef struct {
__REG32 REVISION : 4;
__REG32 PARTNO :12;
__REG32 : 4;
__REG32 VARIANT : 4;
__REG32 IMPLEMENTER : 8;
} __cpuidbr_bits;
/* Interrupt Control State Register */
typedef struct {
__REG32 VECTACTIVE :10;
__REG32 : 1;
__REG32 RETTOBASE : 1;
__REG32 VECTPENDING :10;
__REG32 ISRPENDING : 1;
__REG32 ISRPREEMPT : 1;
__REG32 : 1;
__REG32 PENDSTCLR : 1;
__REG32 PENDSTSET : 1;
__REG32 PENDSVCLR : 1;
__REG32 PENDSVSET : 1;
__REG32 : 2;
__REG32 NMIPENDSET : 1;
} __icsr_bits;
/* Vector Table Offset Register */
typedef struct {
__REG32 : 7;
__REG32 TBLOFF :22;
__REG32 TBLBASE : 1;
__REG32 : 2;
} __vtor_bits;
/* Application Interrupt and Reset Control Register */
typedef struct {
__REG32 VECTRESET : 1;
__REG32 VECTCLRACTIVE : 1;
__REG32 SYSRESETREQ : 1;
__REG32 : 5;
__REG32 PRIGROUP : 3;
__REG32 : 4;
__REG32 ENDIANESS : 1;
__REG32 VECTKEY :16;
} __aircr_bits;
/* System Control Register */
typedef struct {
__REG32 : 1;
__REG32 SLEEPONEXIT : 1;
__REG32 SLEEPDEEP : 1;
__REG32 : 1;
__REG32 SEVONPEND : 1;
__REG32 :27;
} __scr_bits;
/* Configuration Control Register */
typedef struct {
__REG32 NONEBASETHRDENA: 1;
__REG32 USERSETMPEND : 1;
__REG32 : 1;
__REG32 UNALIGN_TRP : 1;
__REG32 DIV_0_TRP : 1;
__REG32 : 3;
__REG32 BFHFNMIGN : 1;
__REG32 :23;
} __ccr_bits;
/* System Handler Control and State Register */
typedef struct {
__REG32 MEMFAULTACT : 1;
__REG32 BUSFAULTACT : 1;
__REG32 : 1;
__REG32 USGFAULTACT : 1;
__REG32 : 3;
__REG32 SVCALLACT : 1;
__REG32 MONITORACT : 1;
__REG32 : 1;
__REG32 PENDSVACT : 1;
__REG32 SYSTICKACT : 1;
__REG32 : 1;
__REG32 MEMFAULTPENDED : 1;
__REG32 BUSFAULTPENDED : 1;
__REG32 SVCALLPENDED : 1;
__REG32 MEMFAULTENA : 1;
__REG32 BUSFAULTENA : 1;
__REG32 USGFAULTENA : 1;
__REG32 :13;
} __shcsr_bits;
/* Configurable Fault Status Registers */
typedef struct {
__REG32 IACCVIOL : 1;
__REG32 DACCVIOL : 1;
__REG32 : 1;
__REG32 MUNSTKERR : 1;
__REG32 MSTKERR : 1;
__REG32 : 2;
__REG32 MMARVALID : 1;
__REG32 IBUSERR : 1;
__REG32 PRECISERR : 1;
__REG32 IMPRECISERR : 1;
__REG32 UNSTKERR : 1;
__REG32 STKERR : 1;
__REG32 : 2;
__REG32 BFARVALID : 1;
__REG32 UNDEFINSTR : 1;
__REG32 INVSTATE : 1;
__REG32 INVPC : 1;
__REG32 NOCP : 1;
__REG32 : 4;
__REG32 UNALIGNED : 1;
__REG32 DIVBYZERO : 1;
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -