trian.fit.rpt

FPGA编写的三角波发生器

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                            ;
+-----------------------------------------+--------------+------+-----+------------------+-------------+-------+------------+---------+---------------+---------------+------------+---------+---------+
; Name                                    ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Delay ; Duty Cycle ; Counter ; Counter Delay ; Counter Value ; High / Low ; Initial ; VCO Tap ;
+-----------------------------------------+--------------+------+-----+------------------+-------------+-------+------------+---------+---------------+---------------+------------+---------+---------+
; pll:inst5|altpll:altpll_component|_clk0 ; clock0       ; 16   ; 1   ; 256.0 MHz        ; 0 (0 ps)    ; 0 ps  ; 50/50      ; G1      ; --            ; 2             ; 1/1 Even   ; 1       ; 0       ;
+-----------------------------------------+--------------+------+-----+------------------+-------------+-------+------------+---------+---------------+---------------+------------+---------+---------+


+------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                         ;
+---------------------+-------+------------------------------------+
; I/O Standard        ; Load  ; Termination Resistance             ;
+---------------------+-------+------------------------------------+
; LVTTL               ; 10 pF ; Not Available                      ;
; LVCMOS              ; 10 pF ; Not Available                      ;
; 2.5 V               ; 10 pF ; Not Available                      ;
; 1.8 V               ; 10 pF ; Not Available                      ;
; 1.5 V               ; 10 pF ; Not Available                      ;
; SSTL-3 Class I      ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-3 Class II     ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class I      ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II     ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential SSTL-2 ; 10 pF ; (See SSTL-2)                       ;
; LVDS                ; 4 pF  ; 100 Ohm (Differential)             ;
; RSDS                ; 10 pF ; 100 Ohm (Differential)             ;
+---------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                      ;
+---------------------------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+---------------------------------------------------------------------------------+
; Compilation Hierarchy Node                  ; Logic Cells ; LC Registers ; Memory Bits ; M4Ks ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name                                                             ;
+---------------------------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+---------------------------------------------------------------------------------+
; |trian                                      ; 115 (2)     ; 99           ; 8192        ; 2    ; 26   ; 0            ; 16 (2)       ; 55 (0)            ; 44 (0)           ; 41 (0)          ; 0 (0)      ; |trian                                                                          ;
;    |bianpin:inst3|                          ; 30 (30)     ; 30           ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 30 (30)          ; 30 (30)         ; 0 (0)      ; |trian|bianpin:inst3                                                            ;
;    |chooseaddr:inst2|                       ; 10 (10)     ; 10           ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; 0 (0)           ; 0 (0)      ; |trian|chooseaddr:inst2                                                         ;
;    |dat:inst18|                             ; 10 (0)      ; 10           ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 10 (0)            ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |trian|dat:inst18                                                               ;
;       |lpm_shiftreg:lpm_shiftreg_component| ; 10 (10)     ; 10           ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |trian|dat:inst18|lpm_shiftreg:lpm_shiftreg_component                           ;
;    |datin:inst1|                            ; 8 (0)       ; 8            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 8 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |trian|datin:inst1                                                              ;
;       |lpm_shiftreg:lpm_shiftreg_component| ; 8 (8)       ; 8            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |trian|datin:inst1|lpm_shiftreg:lpm_shiftreg_component                          ;
;    |fenpin:inst11|                          ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |trian|fenpin:inst11                                                            ;
;    |fsw:inst16|                             ; 28 (0)      ; 28           ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 28 (0)            ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |trian|fsw:inst16                                                               ;
;       |lpm_shiftreg:lpm_shiftreg_component| ; 28 (28)     ; 28           ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 28 (28)           ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |trian|fsw:inst16|lpm_shiftreg:lpm_shiftreg_component                           ;
;    |pll:inst5|                              ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |trian|pll:inst5                                                                ;
;       |altpll:altpll_component|             ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |trian|pll:inst5|altpll:altpll_component                                        ;
;    |sinwave:inst4|                          ; 26 (26)     ; 12           ; 0           ; 0    ; 0    ; 0            ; 14 (14)      ; 9 (9)             ; 3 (3)            ; 11 (11)         ; 0 (0)      ; |trian|sinwave:inst4                                                            ;
;    |wave:inst|                              ; 0 (0)       ; 0            ; 8192        ; 2    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |trian|wave:inst                                                                ;
;       |altsyncram:altsyncram_component|     ; 0 (0)       ; 0            ; 8192        ; 2    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |trian|wave:inst|altsyncram:altsyncram_component                                ;
;          |altsyncram_aaa1:auto_generated|   ; 0 (0)       ; 0            ; 8192        ; 2    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |trian|wave:inst|altsyncram:altsyncram_component|altsyncram_aaa1:auto_generated ;
+---------------------------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+---------------------------------------------------------------------------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                 ;
+------------+----------+---------------+---------------+-----------------------+-----+
; Name       ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+------------+----------+---------------+---------------+-----------------------+-----+
; senddatclk ; Input    ; ON            ; ON            ; --                    ; --  ;
; cs         ; Input    ; ON            ; OFF           ; --                    ; --  ;
; clk0       ; Input    ; --            ; --            ; --                    ; --  ;
; wren       ; Input    ; ON            ; ON            ; --                    ; --  ;
; datinclk   ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; datin      ; Input    ; ON            ; ON            ; --                    ; --  ;
; addrdat    ; Input    ; ON            ; ON            ; --                    ; --  ;
; addrclk    ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; fswclk     ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; fswdat     ; Input    ; ON            ; ON            ; --                    ; --  ;
; p33        ; Output   ; --            ; --            ; --                    ; --  ;
; p35        ; Output   ; --            ; --            ; --                    ; --  ;
; swt3       ; Output   ; --            ; --            ; --                    ; --  ;
; swt2       ; Output   ; --            ; --            ; --                    ; --  ;
; tcs        ; Output   ; --            ; --            ; --                    ; --  ;
; treg       ; Output   ; --            ; --            ; --                    ; --  ;
; we         ; Output   ; --            ; --            ; --                    ; --  ;
; clk0out    ; Output   ; --            ; --            ; --                    ; --  ;
; datout[7]  ; Output   ; --            ; --            ; --                    ; --  ;
; datout[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; datout[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; datout[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; datout[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; datout[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; datout[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; datout[0]  ; Output   ; --            ; --            ; --                    ; --  ;
+------------+----------+---------------+---------------+-----------------------+-----+


+----------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                             ;
+----------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                          ; Pad To Core Index ; Setting ;
+----------------------------------------------------------------------------------------------+-------------------+---------+
; senddatclk                                                                                   ;                   ;         ;
;      - inst10~11                                                                             ; 0                 ; ON      ;
; cs                                                                                           ;                   ;         ;
;      - inst10~11                                                                             ; 1                 ; OFF     ;
;      - chooseaddr:inst2|addr0[0]                                                             ; 0                 ; ON      ;
;      - chooseaddr:inst2|addr0[1]                                                             ; 0                 ; ON      ;
;      - chooseaddr:inst2|addr0[2]                                                             ; 0                 ; ON      ;
;      - chooseaddr:inst2|addr0[3]                                                             ; 0