📄 verilog.v
字号:
// generated by newgenasym Fri Mar 16 13:12:38 2001module bnc_conn (agnd1, agnd2, agnd3, agnd4, center); inout agnd1; inout agnd2; inout agnd3; inout agnd4; inout center; initial begin endendmodule
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -