mux21.v

来自「一本老师推荐的经典的VHDL覆盖基础的入门书籍」· Verilog 代码 · 共 9 行

9 行

module mux21 (Y, A, B, SEL);
output Y;
input A, B;
input SEL;

assign Y = SEL ? A : B;

endmodule

mux21.v - 源码说明

本页面展示了「一本老师推荐的经典的VHDL覆盖基础的入门书籍」中的 mux21.v 源码文件，采用 Verilog 编程语言编写，共 9 行代码。您可以在线阅读完整代码内容，也可以返回资源详情页下载完整源码包进行本地学习和开发。

虫虫开发者社区收录了大量与FPGA相关的技术资源，包括源代码、技术文档、电路图等，是电子工程师和嵌入式开发者的专业学习平台。

复制代码Ctrl + C

搜索代码Ctrl + F

全屏模式F11

增大字号Ctrl + =

减小字号Ctrl + -

显示快捷键?