vectors.lst

CCS下UCOSII移植到TMS320F2407的完整工程

dspa -l -s -v2xx -iC:/ti/c2400/cgtools/include -g vectors.asm C:/WINDOWS/Desktop/Core\vectors.obj 

TMS320C24xx COFF Assembler Version 7.02  Tue Jul 31 13:34:31 2007
Copyright (c) 1987-2002  Texas Instruments Incorporated 
vectors.asm                                                          PAGE    1

       2            ;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
       3            ;
       4            ; Module    :   vectors.asm
       5            ;
       6            ; Purpose   :   vectors to software and hardware ISR's.
       7            ;
       8            ; Language  :   TMS320C1x/C2x/C2xx/C5x COFF Assembler       Version 6.60
       9            ;                               Copyright (c) 1987-1995  Texas Instruments Incorporated
      10            ;
      11            ; Written   :
      12            ;
      13            ; Modified  :   Kirby W. Cartwright, The Vanner Power Group, 07/23/98
      14            ;
      15            ; Project   :   Vanner Power Group Modular Controller Project PX-2.
      16            ;
      17            ; Copyright :   Copyright (c) 1988-1995 Texas Instruments Inc.
      18            ;                               Copyright (c) 1998 by Vanner, Inc.  All Rights Reserved.
      19            ;
      20            ; Notes     :   "If additional interrupts have C interrupt handlers (in addition to the
      21            ;                               RESET vector), add the appropriate branches to the table below as indicated
      22            ;                               in the comment for each vector.  Vectors that have no interrupt routine
      23            ;                               should be handled with EINT and RET instructions."
      24            ;
      25            ; Unit Tested:  7/27/98, KWC
      26            ;
      27            ;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
      28                            .include f2407regs.h
      29                    .global _c_int0, _OSTickISR, RESET, _OSCtxSw
      30            
      31 0000               .asect  "vectors",0
      32            
      33 0000 7980  RESET   B       _c_int0                                         ; power-on, external, and watch dog resets.
         0001 0000! 
      34                                                                                            ; need to see which happened.
      35            
      36            ;
      37            ; Hardware, maskable, interrupt vectors.
      38            ;
      39            
      40 0002 be40  INT1    EINT                                            ; "high-priority" external interrupts
      41 0003 ef00          RET                                                             ; 1, 2, and 3; and "real-time" interrupt
      42            
      43 0004 7980  INT2    B  _OSTickISR                                           ; B  _c_int2
         0005 0000! 
      44                    
      45            
      46 0006 be40  INT3    EINT                                            ; B  _c_int3
      47 0007 ef00          RET
      48            
      49 0008 be40  INT4    EINT                                            ; B  _c_int4
      50 0009 ef00          RET
      51            
      52 000a be40  INT5    EINT                                            ; B  _c_int5
      53 000b ef00          RET
TMS320C24xx COFF Assembler Version 7.02  Tue Jul 31 13:34:31 2007
Copyright (c) 1987-2002  Texas Instruments Incorporated 
vectors.asm                                                          PAGE    2

      54            
      55 000c be40  INT6    EINT                                            ; B  _c_int6
      56 000d ef00          RET
      57            
      58 000e 8b00          NOP                                                             ; skip the reserved interrupt.
      59 000f 8b00          NOP
      60            
      61            ;
      62            ; Software interrupt vectors.
      63            ;
      64            
      65 0010 be40  INT8    EINT                                            ; B  _c_int8
      66 0011 ef00          RET
      67            
      68 0012 be40  INT9    EINT                                            ; B  _c_int9
      69 0013 ef00          RET
      70            
      71 0014 be40  INT10   EINT                                            ; B  _c_int10
      72 0015 ef00          RET
      73            
      74 0016 be40  INT11   EINT                                            ; B  _c_int11
      75 0017 ef00          RET
      76            
      77 0018 be40  INT12   EINT                                            ; B  _c_int12
      78 0019 ef00          RET
      79            
      80 001a be40  INT13   EINT                                            ; B  _c_int13
      81 001b ef00          RET
      82            
      83 001c be40  INT14   EINT                                            ; B  _c_int14
      84 001d ef00          RET
      85            
      86 001e be40  INT15   EINT                                            ; B  _c_int15
      87 001f ef00          RET
      88            
      89 0020 be40  INT16   EINT                                            ; B  _c_int16
      90 0021 ef00          RET
      91            
      92            ;
      93            ; Trap instruction vector.
      94            ;
      95            
      96 0022 8b00  TRAP    NOP
      97 0023 ef00                  RET                                                             ; B  _Trap
      98            
      99            ;
     100            ; Non-maskable interrupt vector.
     101            ;
     102            
     103 0024 be40  NMI_VECT        EINT                            ; B     _Nmi
     104 0025 ef00                  RET
     105            
     106 0026 8b00          NOP                                                             ; skip the reserved interrupt.
     107 0027 8b00          NOP
TMS320C24xx COFF Assembler Version 7.02  Tue Jul 31 13:34:31 2007
Copyright (c) 1987-2002  Texas Instruments Incorporated 
vectors.asm                                                          PAGE    3

     108            
     109            ;
     110            ; Still more software interrupt vectors.
     111            ;
     112            
     113 0028 be40  INT20   EINT                                            ; B  _c_int20
     114 0029 ef00          RET
     115            
     116 002a be40  INT21   EINT                                            ; B  _c_int21
     117 002b ef00          RET
     118            
     119 002c be40  INT22   EINT                                            ; B  _c_int22
     120 002d ef00          RET
     121            
     122 002e be40  INT23   EINT                                            ; B  _c_int23
     123 002f ef00          RET
     124            
     125 0030 be40  INT24   EINT                                            ; B  _c_int24
     126 0031 ef00          RET
     127            
     128 0032 be40  INT25   EINT                                            ; B  _c_int25
     129 0033 ef00          RET
     130            
     131 0034 be40  INT26   EINT                                            ; B  _c_int26
     132 0035 ef00          RET
     133            
     134 0036 be40  INT27   EINT                                            ; B  _c_int27
     135 0037 ef00          RET
     136            
     137 0038 be40  INT28   EINT                                            ; B  _c_int28
     138 0039 ef00          RET
     139            
     140 003a be40  INT29   EINT                                            ; B  _c_int29
     141 003b ef00          RET
     142            
     143 003c be40  INT30   EINT                                            ; B  _c_int30
     144 003d ef00          RET
     145            
     146 003e 7980  INT31   B       _OSCtxSw                                        ; task switching service vector.
         003f 0000! 
     147            
     148                    .end

 No Errors,  No Warnings