📄 fff.tan.rpt
字号:
; N/A ; None ; -5.226 ns ; set_ss ; var_mm[2] ; clkin ;
; N/A ; None ; -5.226 ns ; set_ss ; var_mm[3] ; clkin ;
; N/A ; None ; -5.226 ns ; set_ss ; var_mm[4] ; clkin ;
; N/A ; None ; -5.226 ns ; set_ss ; var_mm[5] ; clkin ;
; N/A ; None ; -5.226 ns ; set_ss ; var_mm[6] ; clkin ;
; N/A ; None ; -5.226 ns ; set_ss ; var_mm[7] ; clkin ;
; N/A ; None ; -5.305 ns ; hh[1] ; var_hh[2] ; clkin ;
; N/A ; None ; -5.357 ns ; hh[6] ; var_hh[7] ; clkin ;
; N/A ; None ; -5.375 ns ; ss[0] ; var_ss[1] ; clkin ;
; N/A ; None ; -5.383 ns ; hh[1] ; var_hh[3] ; clkin ;
; N/A ; None ; -5.389 ns ; set_mm ; var_mm[0] ; clkin ;
; N/A ; None ; -5.409 ns ; mm[5] ; var_mm[6] ; clkin ;
; N/A ; None ; -5.429 ns ; ss[2] ; var_ss[5] ; clkin ;
; N/A ; None ; -5.429 ns ; ss[2] ; var_ss[6] ; clkin ;
; N/A ; None ; -5.429 ns ; ss[2] ; var_ss[7] ; clkin ;
; N/A ; None ; -5.434 ns ; hh[3] ; var_hh[3] ; clkin ;
; N/A ; None ; -5.453 ns ; ss[0] ; var_ss[2] ; clkin ;
; N/A ; None ; -5.461 ns ; hh[1] ; var_hh[4] ; clkin ;
; N/A ; None ; -5.487 ns ; mm[5] ; var_mm[7] ; clkin ;
; N/A ; None ; -5.531 ns ; ss[0] ; var_ss[3] ; clkin ;
; N/A ; None ; -5.538 ns ; ss[1] ; var_ss[2] ; clkin ;
; N/A ; None ; -5.543 ns ; hh[0] ; var_hh[1] ; clkin ;
; N/A ; None ; -5.568 ns ; set_ss ; var_hh[0] ; clkin ;
; N/A ; None ; -5.582 ns ; hh[5] ; var_hh[6] ; clkin ;
; N/A ; None ; -5.599 ns ; hh[2] ; var_hh[3] ; clkin ;
; N/A ; None ; -5.605 ns ; ss[4] ; var_ss[5] ; clkin ;
; N/A ; None ; -5.605 ns ; ss[4] ; var_ss[6] ; clkin ;
; N/A ; None ; -5.605 ns ; ss[4] ; var_ss[7] ; clkin ;
; N/A ; None ; -5.609 ns ; ss[0] ; var_ss[4] ; clkin ;
; N/A ; None ; -5.614 ns ; set_mm ; var_hh[0] ; clkin ;
; N/A ; None ; -5.616 ns ; ss[1] ; var_ss[3] ; clkin ;
; N/A ; None ; -5.621 ns ; hh[0] ; var_hh[2] ; clkin ;
; N/A ; None ; -5.660 ns ; hh[5] ; var_hh[7] ; clkin ;
; N/A ; None ; -5.677 ns ; hh[2] ; var_hh[4] ; clkin ;
; N/A ; None ; -5.687 ns ; hh[1] ; var_hh[5] ; clkin ;
; N/A ; None ; -5.687 ns ; hh[1] ; var_hh[6] ; clkin ;
; N/A ; None ; -5.687 ns ; hh[1] ; var_hh[7] ; clkin ;
; N/A ; None ; -5.694 ns ; ss[1] ; var_ss[4] ; clkin ;
; N/A ; None ; -5.695 ns ; set_mm ; var_mm[1] ; clkin ;
; N/A ; None ; -5.695 ns ; set_mm ; var_mm[2] ; clkin ;
; N/A ; None ; -5.695 ns ; set_mm ; var_mm[3] ; clkin ;
; N/A ; None ; -5.695 ns ; set_mm ; var_mm[4] ; clkin ;
; N/A ; None ; -5.695 ns ; set_mm ; var_mm[5] ; clkin ;
; N/A ; None ; -5.695 ns ; set_mm ; var_mm[6] ; clkin ;
; N/A ; None ; -5.695 ns ; set_mm ; var_mm[7] ; clkin ;
; N/A ; None ; -5.699 ns ; hh[0] ; var_hh[3] ; clkin ;
; N/A ; None ; -5.777 ns ; hh[0] ; var_hh[4] ; clkin ;
; N/A ; None ; -5.823 ns ; ss[5] ; var_ss[6] ; clkin ;
; N/A ; None ; -5.839 ns ; ss[0] ; var_ss[5] ; clkin ;
; N/A ; None ; -5.839 ns ; ss[0] ; var_ss[6] ; clkin ;
; N/A ; None ; -5.839 ns ; ss[0] ; var_ss[7] ; clkin ;
; N/A ; None ; -5.874 ns ; set_ss ; var_hh[1] ; clkin ;
; N/A ; None ; -5.874 ns ; set_ss ; var_hh[2] ; clkin ;
; N/A ; None ; -5.874 ns ; set_ss ; var_hh[3] ; clkin ;
; N/A ; None ; -5.874 ns ; set_ss ; var_hh[4] ; clkin ;
; N/A ; None ; -5.874 ns ; set_ss ; var_hh[5] ; clkin ;
; N/A ; None ; -5.874 ns ; set_ss ; var_hh[6] ; clkin ;
; N/A ; None ; -5.874 ns ; set_ss ; var_hh[7] ; clkin ;
; N/A ; None ; -5.901 ns ; ss[5] ; var_ss[7] ; clkin ;
; N/A ; None ; -5.901 ns ; hh[2] ; var_hh[5] ; clkin ;
; N/A ; None ; -5.901 ns ; hh[2] ; var_hh[6] ; clkin ;
; N/A ; None ; -5.901 ns ; hh[2] ; var_hh[7] ; clkin ;
; N/A ; None ; -5.920 ns ; ss[1] ; var_ss[5] ; clkin ;
; N/A ; None ; -5.920 ns ; ss[1] ; var_ss[6] ; clkin ;
; N/A ; None ; -5.920 ns ; ss[1] ; var_ss[7] ; clkin ;
; N/A ; None ; -5.921 ns ; set_mm ; var_hh[1] ; clkin ;
; N/A ; None ; -5.921 ns ; set_mm ; var_hh[2] ; clkin ;
; N/A ; None ; -5.921 ns ; set_mm ; var_hh[3] ; clkin ;
; N/A ; None ; -5.921 ns ; set_mm ; var_hh[4] ; clkin ;
; N/A ; None ; -5.921 ns ; set_mm ; var_hh[5] ; clkin ;
; N/A ; None ; -5.921 ns ; set_mm ; var_hh[6] ; clkin ;
; N/A ; None ; -5.921 ns ; set_mm ; var_hh[7] ; clkin ;
; N/A ; None ; -6.007 ns ; hh[0] ; var_hh[5] ; clkin ;
; N/A ; None ; -6.007 ns ; hh[0] ; var_hh[6] ; clkin ;
; N/A ; None ; -6.007 ns ; hh[0] ; var_hh[7] ; clkin ;
; N/A ; None ; -6.018 ns ; hh[4] ; var_hh[5] ; clkin ;
; N/A ; None ; -6.018 ns ; hh[4] ; var_hh[6] ; clkin ;
; N/A ; None ; -6.018 ns ; hh[4] ; var_hh[7] ; clkin ;
; N/A ; None ; -6.033 ns ; hh[3] ; var_hh[4] ; clkin ;
; N/A ; None ; -6.255 ns ; hh[3] ; var_hh[5] ; clkin ;
; N/A ; None ; -6.255 ns ; hh[3] ; var_hh[6] ; clkin ;
; N/A ; None ; -6.255 ns ; hh[3] ; var_hh[7] ; clkin ;
; N/A ; None ; -6.574 ns ; set_ss ; var_ss[0] ; clkin ;
; N/A ; None ; -6.692 ns ; set_hh ; var_ss[0] ; clkin ;
; N/A ; None ; -6.854 ns ; set_mm ; var_ss[0] ; clkin ;
; N/A ; None ; -6.872 ns ; set_ss ; var_ss[1] ; clkin ;
; N/A ; None ; -6.872 ns ; set_ss ; var_ss[2] ; clkin ;
; N/A ; None ; -6.872 ns ; set_ss ; var_ss[3] ; clkin ;
; N/A ; None ; -6.872 ns ; set_ss ; var_ss[4] ; clkin ;
; N/A ; None ; -6.872 ns ; set_ss ; var_ss[5] ; clkin ;
; N/A ; None ; -6.872 ns ; set_ss ; var_ss[6] ; clkin ;
; N/A ; None ; -6.872 ns ; set_ss ; var_ss[7] ; clkin ;
; N/A ; None ; -6.992 ns ; set_hh ; var_ss[1] ; clkin ;
; N/A ; None ; -6.992 ns ; set_hh ; var_ss[2] ; clkin ;
; N/A ; None ; -6.992 ns ; set_hh ; var_ss[3] ; clkin ;
; N/A ; None ; -6.992 ns ; set_hh ; var_ss[4] ; clkin ;
; N/A ; None ; -6.992 ns ; set_hh ; var_ss[5] ; clkin ;
; N/A ; None ; -6.992 ns ; set_hh ; var_ss[6] ; clkin ;
; N/A ; None ; -6.992 ns ; set_hh ; var_ss[7] ; clkin ;
; N/A ; None ; -7.154 ns ; set_mm ; var_ss[1] ; clkin ;
; N/A ; None ; -7.154 ns ; set_mm ; var_ss[2] ; clkin ;
; N/A ; None ; -7.154 ns ; set_mm ; var_ss[3] ; clkin ;
; N/A ; None ; -7.154 ns ; set_mm ; var_ss[4] ; clkin ;
; N/A ; None ; -7.154 ns ; set_mm ; var_ss[5] ; clkin ;
; N/A ; None ; -7.154 ns ; set_mm ; var_ss[6] ; clkin ;
; N/A ; None ; -7.154 ns ; set_mm ; var_ss[7] ; clkin ;
; N/A ; None ; -7.344 ns ; set_hh ; var_mm[0] ; clkin ;
; N/A ; None ; -7.467 ns ; set_hh ; var_hh[0] ; clkin ;
; N/A ; None ; -7.650 ns ; set_hh ; var_mm[1] ; clkin ;
; N/A ; None ; -7.650 ns ; set_hh ; var_mm[2] ; clkin ;
; N/A ; None ; -7.650 ns ; set_hh ; var_mm[3] ; clkin ;
; N/A ; None ; -7.650 ns ; set_hh ; var_mm[4] ; clkin ;
; N/A ; None ; -7.650 ns ; set_hh ; var_mm[5] ; clkin ;
; N/A ; None ; -7.650 ns ; set_hh ; var_mm[6] ; clkin ;
; N/A ; None ; -7.650 ns ; set_hh ; var_mm[7] ; clkin ;
; N/A ; None ; -7.774 ns ; set_hh ; var_hh[1] ; clkin ;
; N/A ; None ; -7.774 ns ; set_hh ; var_hh[2] ; clkin ;
; N/A ; None ; -7.774 ns ; set_hh ; var_hh[3] ; clkin ;
; N/A ; None ; -7.774 ns ; set_hh ; var_hh[4] ; clkin ;
; N/A ; None ; -7.774 ns ; set_hh ; var_hh[5] ; clkin ;
; N/A ; None ; -7.774 ns ; set_hh ; var_hh[6] ; clkin ;
; N/A ; None ; -7.774 ns ; set_hh ; var_hh[7] ; clkin ;
+---------------+-------------+-----------+--------+-----------+----------+
+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Timing Analyzer
Info: Version 6.0 Build 178 04/27/2006 SJ Web Edition
Info: Processing started: Fri Aug 03 16:05:01 2007
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off fff -c fff --timing_analysis_only
Warning: Found pins functioning as undefined clocks and/or memory enables
Info: Assuming node "clkin" is an undefined clock
Info: No valid register-to-register data paths exist for clock "clkin"
Info: tsu for register "var_hh[5]" (data pin = "set_hh", clock pin = "clkin") is 8.586 ns
Info: + Longest pin to register delay is 11.331 ns
Info: 1: + IC(0.000 ns) + CELL(1.475 ns) = 1.475 ns; Loc. = PIN_52; Fanout = 6; PIN Node = 'set_hh'
Info: 2: + IC(7.480 ns) + CELL(0.292 ns) = 9.247 ns; Loc. = LC_X21_Y8_N8; Fanout = 3; COMB Node = 'var_hh[0]~322'
Info: 3: + IC(0.410 ns) + CELL(0.423 ns) = 10.080 ns; Loc. = LC_X21_Y8_N0; Fanout = 2; COMB Node = 'var_hh[0]~314'
Info: 4: + IC(0.000 ns) + CELL(0.078 ns) = 10.158 ns; Loc. = LC_X21_Y8_N1; Fanout = 2; COMB Node = 'var_hh[1]~315'
Info: 5: + IC(0.000 ns) + CELL(0.078 ns) = 10.236 ns; Loc. = LC_X21_Y8_N2; Fanout = 2; COMB Node = 'var_hh[2]~316'
Info: 6: + IC(0.000 ns) + CELL(0.078 ns) = 10.314 ns; Loc. = LC_X21_Y8_N3; Fanout = 2; COMB Node = 'var_hh[3]~317'
Info: 7: + IC(0.000 ns) + CELL(0.178 ns) = 10.492 ns; Loc. = LC_X21_Y8_N4; Fanout = 3; COMB Node = 'var_hh[4]~318'
Info: 8: + IC(0.000 ns) + CELL(0.839 ns) = 11.331 ns; Loc. = LC_X21_Y8_N5; Fanout = 1; REG Node = 'var_hh[5]'
Info: Total cell delay = 3.441 ns ( 30.37 % )
Info: Total interconnect delay = 7.890 ns ( 69.63 % )
Info: + Micro setup delay of destination is 0.037 ns
Info: - Shortest clock path from clock "clkin" to destination register is 2.782 ns
Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_17; Fanout = 24; CLK Node = 'clkin'
Info: 2: + IC(0.602 ns) + CELL(0.711 ns) = 2.782 ns; Loc. = LC_X21_Y8_N5; Fanout = 1; REG Node = 'var_hh[5]'
Info: Total cell delay = 2.180 ns ( 78.36 % )
Info: Total interconnect delay = 0.602 ns ( 21.64 % )
Info: tco from clock "clkin" to destination pin "o_ss[4]" through register "var_ss[4]" is 7.616 ns
Info: + Longest clock path from clock "clkin" to source register is 2.768 ns
Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_17; Fanout = 24; CLK Node = 'clkin'
Info: 2: + IC(0.588 ns) + CELL(0.711 ns) = 2.768 ns; Loc. = LC_X10_Y12_N4; Fanout = 1; REG Node = 'var_ss[4]'
Info: Total cell delay = 2.180 ns ( 78.76 % )
Info: Total interconnect delay = 0.588 ns ( 21.24 % )
Info: + Micro clock to output delay of source is 0.224 ns
Info: + Longest register to pin delay is 4.624 ns
Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X10_Y12_N4; Fanout = 1; REG Node = 'var_ss[4]'
Info: 2: + IC(2.500 ns) + CELL(2.124 ns) = 4.624 ns; Loc. = PIN_6; Fanout = 0; PIN Node = 'o_ss[4]'
Info: Total cell delay = 2.124 ns ( 45.93 % )
Info: Total interconnect delay = 2.500 ns ( 54.07 % )
Info: th for register "var_mm[1]" (data pin = "mm[1]", clock pin = "clkin") is -0.248 ns
Info: + Longest clock path from clock "clkin" to destination register is 2.782 ns
Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_17; Fanout = 24; CLK Node = 'clkin'
Info: 2: + IC(0.602 ns) + CELL(0.711 ns) = 2.782 ns; Loc. = LC_X26_Y10_N1; Fanout = 1; REG Node = 'var_mm[1]'
Info: Total cell delay = 2.180 ns ( 78.36 % )
Info: Total interconnect delay = 0.602 ns ( 21.64 % )
Info: + Micro hold delay of destination is 0.015 ns
Info: - Shortest pin to register delay is 3.045 ns
Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_93; Fanout = 3; PIN Node = 'mm[1]'
Info: 2: + IC(0.969 ns) + CELL(0.607 ns) = 3.045 ns; Loc. = LC_X26_Y10_N1; Fanout = 1; REG Node = 'var_mm[1]'
Info: Total cell delay = 2.076 ns ( 68.18 % )
Info: Total interconnect delay = 0.969 ns ( 31.82 % )
Info: Quartus II Timing Analyzer was successful. 0 errors, 1 warning
Info: Processing ended: Fri Aug 03 16:05:01 2007
Info: Elapsed time: 00:00:01
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -