📄 fff.tan.rpt
字号:
Timing Analyzer report for fff
Fri Aug 03 16:05:01 2007
Version 6.0 Build 178 04/27/2006 SJ Web Edition
---------------------
; Table of Contents ;
---------------------
1. Legal Notice
2. Timing Analyzer Summary
3. Timing Analyzer Settings
4. Clock Settings Summary
5. tsu
6. tco
7. th
8. Timing Analyzer Messages
----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2006 Altera Corporation
Your use of Altera Corporation's design tools, logic functions
and other software and tools, and its AMPP partner logic
functions, and any output files any of the foregoing
(including device programming or simulation files), and any
associated documentation or information are expressly subject
to the terms and conditions of the Altera Program License
Subscription Agreement, Altera MegaCore Function License
Agreement, or other applicable license agreement, including,
without limitation, that your use is for the sole purpose of
programming logic devices manufactured by Altera and sold by
Altera or its authorized distributors. Please refer to the
applicable agreement for further details.
+-----------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary ;
+------------------------------+-------+---------------+-------------+-----------+-----------+------------+----------+--------------+
; Type ; Slack ; Required Time ; Actual Time ; From ; To ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+-------------+-----------+-----------+------------+----------+--------------+
; Worst-case tsu ; N/A ; None ; 8.586 ns ; set_hh ; var_hh[7] ; -- ; clkin ; 0 ;
; Worst-case tco ; N/A ; None ; 7.616 ns ; var_ss[4] ; o_ss[4] ; clkin ; -- ; 0 ;
; Worst-case th ; N/A ; None ; -0.248 ns ; mm[1] ; var_mm[1] ; -- ; clkin ; 0 ;
; Total number of failed paths ; ; ; ; ; ; ; ; 0 ;
+------------------------------+-------+---------------+-------------+-----------+-----------+------------+----------+--------------+
+------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings ;
+-------------------------------------------------------+--------------------+------+----+-------------+
; Option ; Setting ; From ; To ; Entity Name ;
+-------------------------------------------------------+--------------------+------+----+-------------+
; Device Name ; EP1C3T144C8 ; ; ; ;
; Timing Models ; Final ; ; ; ;
; Number of source nodes to report per destination node ; 10 ; ; ; ;
; Number of destination nodes to report ; 10 ; ; ; ;
; Number of paths to report ; 200 ; ; ; ;
; Report Minimum Timing Checks ; Off ; ; ; ;
; Use Fast Timing Models ; Off ; ; ; ;
; Report IO Paths Separately ; Off ; ; ; ;
; Default hold multicycle ; Same As Multicycle ; ; ; ;
; Cut paths between unrelated clock domains ; On ; ; ; ;
; Cut off read during write signal paths ; On ; ; ; ;
; Cut off feedback from I/O pins ; On ; ; ; ;
; Report Combined Fast/Slow Timing ; Off ; ; ; ;
; Ignore Clock Settings ; Off ; ; ; ;
; Analyze latches as synchronous elements ; On ; ; ; ;
; Enable Recovery/Removal analysis ; Off ; ; ; ;
; Enable Clock Latency ; Off ; ; ; ;
; Use TimeQuest Timing Analyzer ; Off ; ; ; ;
+-------------------------------------------------------+--------------------+------+----+-------------+
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clkin ; ; User Pin ; None ; 0.000 ns ; 0.000 ns ; -- ; N/A ; N/A ; N/A ; ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
+-------------------------------------------------------------------+
; tsu ;
+-------+--------------+------------+--------+-----------+----------+
; Slack ; Required tsu ; Actual tsu ; From ; To ; To Clock ;
+-------+--------------+------------+--------+-----------+----------+
; N/A ; None ; 8.586 ns ; set_hh ; var_hh[5] ; clkin ;
; N/A ; None ; 8.586 ns ; set_hh ; var_hh[6] ; clkin ;
; N/A ; None ; 8.586 ns ; set_hh ; var_hh[7] ; clkin ;
; N/A ; None ; 8.463 ns ; set_hh ; var_mm[5] ; clkin ;
; N/A ; None ; 8.463 ns ; set_hh ; var_mm[6] ; clkin ;
; N/A ; None ; 8.463 ns ; set_hh ; var_mm[7] ; clkin ;
; N/A ; None ; 8.371 ns ; set_hh ; var_hh[4] ; clkin ;
; N/A ; None ; 8.291 ns ; set_hh ; var_hh[3] ; clkin ;
; N/A ; None ; 8.248 ns ; set_hh ; var_mm[4] ; clkin ;
; N/A ; None ; 8.211 ns ; set_hh ; var_hh[2] ; clkin ;
; N/A ; None ; 8.168 ns ; set_hh ; var_mm[3] ; clkin ;
; N/A ; None ; 8.131 ns ; set_hh ; var_hh[1] ; clkin ;
; N/A ; None ; 8.088 ns ; set_hh ; var_mm[2] ; clkin ;
; N/A ; None ; 8.008 ns ; set_hh ; var_mm[1] ; clkin ;
; N/A ; None ; 7.973 ns ; set_mm ; var_ss[5] ; clkin ;
; N/A ; None ; 7.973 ns ; set_mm ; var_ss[6] ; clkin ;
; N/A ; None ; 7.973 ns ; set_mm ; var_ss[7] ; clkin ;
; N/A ; None ; 7.826 ns ; set_hh ; var_hh[0] ; clkin ;
; N/A ; None ; 7.811 ns ; set_hh ; var_ss[5] ; clkin ;
; N/A ; None ; 7.811 ns ; set_hh ; var_ss[6] ; clkin ;
; N/A ; None ; 7.811 ns ; set_hh ; var_ss[7] ; clkin ;
; N/A ; None ; 7.758 ns ; set_mm ; var_ss[4] ; clkin ;
; N/A ; None ; 7.702 ns ; set_hh ; var_mm[0] ; clkin ;
; N/A ; None ; 7.693 ns ; set_ss ; var_ss[5] ; clkin ;
; N/A ; None ; 7.693 ns ; set_ss ; var_ss[6] ; clkin ;
; N/A ; None ; 7.693 ns ; set_ss ; var_ss[7] ; clkin ;
; N/A ; None ; 7.678 ns ; set_mm ; var_ss[3] ; clkin ;
; N/A ; None ; 7.598 ns ; set_mm ; var_ss[2] ; clkin ;
; N/A ; None ; 7.596 ns ; set_hh ; var_ss[4] ; clkin ;
; N/A ; None ; 7.518 ns ; set_mm ; var_ss[1] ; clkin ;
; N/A ; None ; 7.516 ns ; set_hh ; var_ss[3] ; clkin ;
; N/A ; None ; 7.478 ns ; set_ss ; var_ss[4] ; clkin ;
; N/A ; None ; 7.436 ns ; set_hh ; var_ss[2] ; clkin ;
; N/A ; None ; 7.398 ns ; set_ss ; var_ss[3] ; clkin ;
; N/A ; None ; 7.356 ns ; set_hh ; var_ss[1] ; clkin ;
; N/A ; None ; 7.318 ns ; set_ss ; var_ss[2] ; clkin ;
; N/A ; None ; 7.238 ns ; set_ss ; var_ss[1] ; clkin ;
; N/A ; None ; 7.206 ns ; set_mm ; var_ss[0] ; clkin ;
; N/A ; None ; 7.044 ns ; set_hh ; var_ss[0] ; clkin ;
; N/A ; None ; 6.924 ns ; set_ss ; var_ss[0] ; clkin ;
; N/A ; None ; 6.733 ns ; set_mm ; var_hh[5] ; clkin ;
; N/A ; None ; 6.733 ns ; set_mm ; var_hh[6] ; clkin ;
; N/A ; None ; 6.733 ns ; set_mm ; var_hh[7] ; clkin ;
; N/A ; None ; 6.687 ns ; set_ss ; var_hh[5] ; clkin ;
; N/A ; None ; 6.687 ns ; set_ss ; var_hh[6] ; clkin ;
; N/A ; None ; 6.687 ns ; set_ss ; var_hh[7] ; clkin ;
; N/A ; None ; 6.518 ns ; set_mm ; var_hh[4] ; clkin ;
; N/A ; None ; 6.508 ns ; set_mm ; var_mm[5] ; clkin ;
; N/A ; None ; 6.508 ns ; set_mm ; var_mm[6] ; clkin ;
; N/A ; None ; 6.508 ns ; set_mm ; var_mm[7] ; clkin ;
; N/A ; None ; 6.472 ns ; set_ss ; var_hh[4] ; clkin ;
; N/A ; None ; 6.438 ns ; set_mm ; var_hh[3] ; clkin ;
; N/A ; None ; 6.392 ns ; set_ss ; var_hh[3] ; clkin ;
; N/A ; None ; 6.358 ns ; set_mm ; var_hh[2] ; clkin ;
; N/A ; None ; 6.319 ns ; hh[3] ; var_hh[5] ; clkin ;
; N/A ; None ; 6.319 ns ; hh[3] ; var_hh[6] ; clkin ;
; N/A ; None ; 6.319 ns ; hh[3] ; var_hh[7] ; clkin ;
; N/A ; None ; 6.312 ns ; set_ss ; var_hh[2] ; clkin ;
; N/A ; None ; 6.293 ns ; set_mm ; var_mm[4] ; clkin ;
; N/A ; None ; 6.278 ns ; set_mm ; var_hh[1] ; clkin ;
; N/A ; None ; 6.232 ns ; set_ss ; var_hh[1] ; clkin ;
; N/A ; None ; 6.213 ns ; set_mm ; var_mm[3] ; clkin ;
; N/A ; None ; 6.133 ns ; set_mm ; var_mm[2] ; clkin ;
; N/A ; None ; 6.098 ns ; hh[3] ; var_hh[4] ; clkin ;
; N/A ; None ; 6.070 ns ; hh[4] ; var_hh[5] ; clkin ;
; N/A ; None ; 6.070 ns ; hh[4] ; var_hh[6] ; clkin ;
; N/A ; None ; 6.070 ns ; hh[4] ; var_hh[7] ; clkin ;
; N/A ; None ; 6.063 ns ; hh[0] ; var_hh[5] ; clkin ;
; N/A ; None ; 6.063 ns ; hh[0] ; var_hh[6] ; clkin ;
; N/A ; None ; 6.063 ns ; hh[0] ; var_hh[7] ; clkin ;
; N/A ; None ; 6.053 ns ; set_mm ; var_mm[1] ; clkin ;
; N/A ; None ; 6.038 ns ; set_ss ; var_mm[5] ; clkin ;
; N/A ; None ; 6.038 ns ; set_ss ; var_mm[6] ; clkin ;
; N/A ; None ; 6.038 ns ; set_ss ; var_mm[7] ; clkin ;
; N/A ; None ; 5.980 ns ; ss[1] ; var_ss[5] ; clkin ;
; N/A ; None ; 5.980 ns ; ss[1] ; var_ss[6] ; clkin ;
; N/A ; None ; 5.980 ns ; ss[1] ; var_ss[7] ; clkin ;
; N/A ; None ; 5.973 ns ; set_mm ; var_hh[0] ; clkin ;
; N/A ; None ; 5.968 ns ; ss[5] ; var_ss[7] ; clkin ;
; N/A ; None ; 5.963 ns ; hh[2] ; var_hh[5] ; clkin ;
; N/A ; None ; 5.963 ns ; hh[2] ; var_hh[6] ; clkin ;
; N/A ; None ; 5.963 ns ; hh[2] ; var_hh[7] ; clkin ;
; N/A ; None ; 5.926 ns ; set_ss ; var_hh[0] ; clkin ;
; N/A ; None ; 5.895 ns ; ss[0] ; var_ss[5] ; clkin ;
; N/A ; None ; 5.895 ns ; ss[0] ; var_ss[6] ; clkin ;
; N/A ; None ; 5.895 ns ; ss[0] ; var_ss[7] ; clkin ;
; N/A ; None ; 5.888 ns ; ss[5] ; var_ss[6] ; clkin ;
; N/A ; None ; 5.850 ns ; hh[0] ; var_hh[4] ; clkin ;
; N/A ; None ; 5.823 ns ; set_ss ; var_mm[4] ; clkin ;
; N/A ; None ; 5.770 ns ; hh[0] ; var_hh[3] ; clkin ;
; N/A ; None ; 5.763 ns ; ss[1] ; var_ss[4] ; clkin ;
; N/A ; None ; 5.747 ns ; hh[1] ; var_hh[5] ; clkin ;
; N/A ; None ; 5.747 ns ; hh[1] ; var_hh[6] ; clkin ;
; N/A ; None ; 5.747 ns ; hh[1] ; var_hh[7] ; clkin ;
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -