clock2.vhd

来自「eda 开发数字钟的设计具体编程代码和开发流程与设计图」· VHDL 代码 · 共 29 行

--*************************************************************************************--
--Colour Sort Machine/Fifteen dividing clock module V1.0/01.11.30
--EIST Department,Nankai University
--Function part/clockall/15-dividing clock
--Src file:clock15.vhd
--Serial number:005
--2001----2002
--*************************************************************************************--
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;

entity clock2 is
  port(clkin:in std_logic;     
       clkout:buffer std_logic  
       );
end entity;

architecture arc of clock2 is
begin
 process(clkin) 
  begin
    if (clkin'event and clkin='1') then
    	clkout <= not clkout;
    end if;
  end process;
end arc;