entries.extra

来自「这是ethernet的VHDL实现 OpenIPCore」· EXTRA 代码 · 共 13 行

/artisan_file_list.lst///
/cds.lib///
/hdl.var///
/ncelab.args///
/ncelab_xilinx.args///
/ncsim.rc///
/ncsim_waves.rc///
/rtl_file_list.lst///
/sim_file_list.lst///
/vs_file_list.lst///
/xilinx_file_list.lst///
D/INCA_libs///