entries

这是ethernet的VHDL实现 OpenIPCore

/artisan_file_list.lst/1.3/Fri Dec  5 12:37:38 2003//
/cds.lib/1.1/Fri Sep 13 12:53:08 2002//
/hdl.var/1.1/Fri Sep 13 12:53:08 2002//
/ncelab.args/1.1/Fri Sep 13 12:53:08 2002//
/ncelab_xilinx.args/1.1/Fri Sep 13 12:53:08 2002//
/ncsim.rc/1.1/Fri Sep 13 12:53:08 2002//
/ncsim_waves.rc/1.1/Fri Sep 13 12:53:08 2002//
/rtl_file_list.lst/1.2/Fri Sep 13 13:10:56 2002//
/sim_file_list.lst/1.6/Fri Dec  5 12:37:38 2003//
/vs_file_list.lst/1.1/Fri Dec  5 12:36:38 2003//
/xilinx_file_list.lst/1.3/Fri Dec  5 12:37:38 2003//
D/INCA_libs////