entries

这是ethernet的VHDL实现 OpenIPCore

/artisan_file_list.lst/1.1/Fri Jul 18 14:42:33 2003//
/cds.lib/1.1/Fri Jul 18 14:42:33 2003//
/hdl.var/1.1/Fri Jul 18 14:42:33 2003//
/ncelab.args/1.1/Fri Jul 18 16:14:02 2003//
/ncelab_xilinx.args/1.1/Fri Jul 18 16:14:02 2003//
/ncsim.rc/1.1/Fri Jul 18 14:42:33 2003//
/ncsim_waves.rc/1.1/Fri Jul 18 14:42:33 2003//
/rtl_file_list.lst/1.2/Mon Aug 11 13:17:24 2003//
/run_sim/1.1/Fri Jul 18 14:42:33 2003//
/sim_file_list.lst/1.2/Wed Aug 20 12:08:13 2003//
/xilinx_file_list.lst/1.1/Fri Jul 18 14:42:33 2003//
D/INCA_libs////