qq.v

来自「一个经过DE2板验证的数字移相信号发生器的HDL原代码!曾经能够获奖的,工程设计」· Verilog 代码 · 共 8 行

module QQ(IN1,IN2,OUT);
input	[9:0]	IN1;
input	[9:0]	IN2;
output	[31:0]	OUT;

assign OUT = {19'b0,IN2,3'b0,IN1};

endmodule