📄 xilleonreg_kernel.h
字号:
#define PCU_INT_CNTL__UIRT_EN__MASK 0x00000002#define PCU_INT_CNTL__UIRT_EN__SHIFT 1#define PCU_INT_CNTL__UART1_EN__SIZE 1#define PCU_INT_CNTL__UART1_EN__MASK 0x00000004#define PCU_INT_CNTL__UART1_EN__SHIFT 2#define PCU_INT_CNTL__UART2_EN__SIZE 1#define PCU_INT_CNTL__UART2_EN__MASK 0x00000008#define PCU_INT_CNTL__UART2_EN__SHIFT 3#define PCU_INT_CNTL__TIMER_GLOBAL_INT_EN__SIZE 1#define PCU_INT_CNTL__TIMER_GLOBAL_INT_EN__MASK 0x00000010#define PCU_INT_CNTL__TIMER_GLOBAL_INT_EN__SHIFT 4#define PCU_INT_CNTL__RTC_GLOBAL_INT_EN__SIZE 1#define PCU_INT_CNTL__RTC_GLOBAL_INT_EN__MASK 0x00000020#define PCU_INT_CNTL__RTC_GLOBAL_INT_EN__SHIFT 5#define PCU_INT_CNTL__FLEXBUS_INT_EN__SIZE 8#define PCU_INT_CNTL__FLEXBUS_INT_EN__MASK 0x0000ff00#define PCU_INT_CNTL__FLEXBUS_INT_EN__SHIFT 8#define PCU_INT_CNTL__I2C0_INT_EN__SIZE 1#define PCU_INT_CNTL__I2C0_INT_EN__MASK 0x00010000#define PCU_INT_CNTL__I2C0_INT_EN__SHIFT 16#define PCU_INT_CNTL__I2C1_INT_EN__SIZE 1#define PCU_INT_CNTL__I2C1_INT_EN__MASK 0x00020000#define PCU_INT_CNTL__I2C1_INT_EN__SHIFT 17#define PCU_INT_CNTL__SMCA_INT_EN__SIZE 1#define PCU_INT_CNTL__SMCA_INT_EN__MASK 0x00040000#define PCU_INT_CNTL__SMCA_INT_EN__SHIFT 18#define PCU_INT_CNTL__SMCB_INT_EN__SIZE 1#define PCU_INT_CNTL__SMCB_INT_EN__MASK 0x00080000#define PCU_INT_CNTL__SMCB_INT_EN__SHIFT 19#define PCU_INT_CNTL__SMCC_INT_EN__SIZE 1#define PCU_INT_CNTL__SMCC_INT_EN__MASK 0x00100000#define PCU_INT_CNTL__SMCC_INT_EN__SHIFT 20#define PCU_INT_CNTL__HDCP_AUTHORIZED_INT_EN__SIZE 1#define PCU_INT_CNTL__HDCP_AUTHORIZED_INT_EN__MASK 0x00200000#define PCU_INT_CNTL__HDCP_AUTHORIZED_INT_EN__SHIFT 21#define PCU_INT_CNTL__DVI_I2C_INT_EN__SIZE 1#define PCU_INT_CNTL__DVI_I2C_INT_EN__MASK 0x00400000#define PCU_INT_CNTL__DVI_I2C_INT_EN__SHIFT 22/* REGISTER: MIPS_EXT_PCI_INT_CNTL */#define MIPS_EXT_PCI_INT_CNTL__SIZE 32#define MIPS_EXT_PCI_INT_CNTL__BYTELANE 0#define MIPS_EXT_PCI_INT_CNTL__WRMASK 0x0000000f#define MIPS_EXT_PCI_INT_CNTL__RDMASK 0x0000000f#define MIPS_EXT_PCI_INT_CNTL__WOMASK 0x00000000#define mmMIPS_EXT_PCI_INT_CNTL 0x0A30#define MIPS_EXT_PCI_INT_CNTL__MIPS_INTR0_EN__SIZE 1#define MIPS_EXT_PCI_INT_CNTL__MIPS_INTR0_EN__MASK 0x00000001#define MIPS_EXT_PCI_INT_CNTL__MIPS_INTR0_EN__SHIFT 0#define MIPS_EXT_PCI_INT_CNTL__MIPS_INTR1_EN__SIZE 1#define MIPS_EXT_PCI_INT_CNTL__MIPS_INTR1_EN__MASK 0x00000002#define MIPS_EXT_PCI_INT_CNTL__MIPS_INTR1_EN__SHIFT 1#define MIPS_EXT_PCI_INT_CNTL__MIPS_INTR2_EN__SIZE 1#define MIPS_EXT_PCI_INT_CNTL__MIPS_INTR2_EN__MASK 0x00000004#define MIPS_EXT_PCI_INT_CNTL__MIPS_INTR2_EN__SHIFT 2#define MIPS_EXT_PCI_INT_CNTL__MIPS_INTR3_EN__SIZE 1#define MIPS_EXT_PCI_INT_CNTL__MIPS_INTR3_EN__MASK 0x00000008#define MIPS_EXT_PCI_INT_CNTL__MIPS_INTR3_EN__SHIFT 3/* REGISTER: GEN_INT_CNTL */#define GEN_INT_CNTL__SIZE 32#define GEN_INT_CNTL__BYTELANE 0#define GEN_INT_CNTL__WRMASK 0xbfc79f0f#define GEN_INT_CNTL__RDMASK 0xbff79fff#define GEN_INT_CNTL__WOMASK 0x00000000#define mmGEN_INT_CNTL 0x0040#define blockioGEN_INT_CNTL 0x0040#define GEN_INT_CNTL__CRTC_VBLANK_INT_EN__SIZE 1#define GEN_INT_CNTL__CRTC_VBLANK_INT_EN__MASK 0x00000001#define GEN_INT_CNTL__CRTC_VBLANK_INT_EN__SHIFT 0#define GEN_INT_CNTL__CRTC_VLINE_INT_EN__SIZE 1#define GEN_INT_CNTL__CRTC_VLINE_INT_EN__MASK 0x00000002#define GEN_INT_CNTL__CRTC_VLINE_INT_EN__SHIFT 1#define GEN_INT_CNTL__CRTC_VSYNC_INT_EN__SIZE 1#define GEN_INT_CNTL__CRTC_VSYNC_INT_EN__MASK 0x00000004#define GEN_INT_CNTL__CRTC_VSYNC_INT_EN__SHIFT 2#define GEN_INT_CNTL__SNAPSHOT_INT_EN__SIZE 1#define GEN_INT_CNTL__SNAPSHOT_INT_EN__MASK 0x00000008#define GEN_INT_CNTL__SNAPSHOT_INT_EN__SHIFT 3#define GEN_INT_CNTL__HM_COM_MIPS_INT_EN__SIZE 1#define GEN_INT_CNTL__HM_COM_MIPS_INT_EN__MASK 0x00000010#define GEN_INT_CNTL__HM_COM_MIPS_INT_EN__SHIFT 4#define GEN_INT_CNTL__HM_COM_CPU_INT_EN__SIZE 1#define GEN_INT_CNTL__HM_COM_CPU_INT_EN__MASK 0x00000020#define GEN_INT_CNTL__HM_COM_CPU_INT_EN__SHIFT 5#define GEN_INT_CNTL__TPS_MIPS_EN__SIZE 1#define GEN_INT_CNTL__TPS_MIPS_EN__MASK 0x00000040#define GEN_INT_CNTL__TPS_MIPS_EN__SHIFT 6#define GEN_INT_CNTL__TPS_CPU_EN__SIZE 1#define GEN_INT_CNTL__TPS_CPU_EN__MASK 0x00000080#define GEN_INT_CNTL__TPS_CPU_EN__SHIFT 7#define GEN_INT_CNTL__VIDCAP_INT_EN__SIZE 1#define GEN_INT_CNTL__VIDCAP_INT_EN__MASK 0x00000100#define GEN_INT_CNTL__VIDCAP_INT_EN__SHIFT 8#define GEN_INT_CNTL__MPEG1_INT_EN__SIZE 1#define GEN_INT_CNTL__MPEG1_INT_EN__MASK 0x00000200#define GEN_INT_CNTL__MPEG1_INT_EN__SHIFT 9#define GEN_INT_CNTL__MPEG_INT_EN__SIZE 1#define GEN_INT_CNTL__MPEG_INT_EN__MASK 0x00000400#define GEN_INT_CNTL__MPEG_INT_EN__SHIFT 10#define GEN_INT_CNTL__FP2_DETECT_STAT_EN__SIZE 1#define GEN_INT_CNTL__FP2_DETECT_STAT_EN__MASK 0x00000800#define GEN_INT_CNTL__FP2_DETECT_STAT_EN__SHIFT 11#define GEN_INT_CNTL__VLB_OP_INT_EN__SIZE 1#define GEN_INT_CNTL__VLB_OP_INT_EN__MASK 0x00001000#define GEN_INT_CNTL__VLB_OP_INT_EN__SHIFT 12#define GEN_INT_CNTL__PCU_INT_EN__SIZE 1#define GEN_INT_CNTL__PCU_INT_EN__MASK 0x00008000#define GEN_INT_CNTL__PCU_INT_EN__SHIFT 15#define GEN_INT_CNTL__BUSMASTER_EOL_INT_EN__SIZE 1#define GEN_INT_CNTL__BUSMASTER_EOL_INT_EN__MASK 0x00010000#define GEN_INT_CNTL__BUSMASTER_EOL_INT_EN__SHIFT 16#define GEN_INT_CNTL__CRTC_VBLANK_BIT2_INT_EN__SIZE 1#define GEN_INT_CNTL__CRTC_VBLANK_BIT2_INT_EN__MASK 0x00020000#define GEN_INT_CNTL__CRTC_VBLANK_BIT2_INT_EN__SHIFT 17#define GEN_INT_CNTL__CRTC1_VBLANK_BIT2_INT_EN__SIZE 1#define GEN_INT_CNTL__CRTC1_VBLANK_BIT2_INT_EN__MASK 0x00040000#define GEN_INT_CNTL__CRTC1_VBLANK_BIT2_INT_EN__SHIFT 18#define GEN_INT_CNTL__SI_MIPS_INT_EN__SIZE 1#define GEN_INT_CNTL__SI_MIPS_INT_EN__MASK 0x00100000#define GEN_INT_CNTL__SI_MIPS_INT_EN__SHIFT 20#define GEN_INT_CNTL__SI_CPU_INT_EN__SIZE 1#define GEN_INT_CNTL__SI_CPU_INT_EN__MASK 0x00200000#define GEN_INT_CNTL__SI_CPU_INT_EN__SHIFT 21#define GEN_INT_CNTL__AUDIO_INT_EN__SIZE 1#define GEN_INT_CNTL__AUDIO_INT_EN__MASK 0x00400000#define GEN_INT_CNTL__AUDIO_INT_EN__SHIFT 22#define GEN_INT_CNTL__PCIC_INT_EN__SIZE 1#define GEN_INT_CNTL__PCIC_INT_EN__MASK 0x00800000#define GEN_INT_CNTL__PCIC_INT_EN__SHIFT 23#define GEN_INT_CNTL__VIPH_INT_EN__SIZE 1#define GEN_INT_CNTL__VIPH_INT_EN__MASK 0x01000000#define GEN_INT_CNTL__VIPH_INT_EN__SHIFT 24#define GEN_INT_CNTL__CRTC1_VBLANK_INT_EN__SIZE 1#define GEN_INT_CNTL__CRTC1_VBLANK_INT_EN__MASK 0x02000000#define GEN_INT_CNTL__CRTC1_VBLANK_INT_EN__SHIFT 25#define GEN_INT_CNTL__CRTC1_VLINE_INT_EN__SIZE 1#define GEN_INT_CNTL__CRTC1_VLINE_INT_EN__MASK 0x04000000#define GEN_INT_CNTL__CRTC1_VLINE_INT_EN__SHIFT 26#define GEN_INT_CNTL__CRTC1_VSYNC_INT_EN__SIZE 1#define GEN_INT_CNTL__CRTC1_VSYNC_INT_EN__MASK 0x08000000#define GEN_INT_CNTL__CRTC1_VSYNC_INT_EN__SHIFT 27#define GEN_INT_CNTL__SOUTHBRIDGE_INT_EN__SIZE 1#define GEN_INT_CNTL__SOUTHBRIDGE_INT_EN__MASK 0x10000000#define GEN_INT_CNTL__SOUTHBRIDGE_INT_EN__SHIFT 28#define GEN_INT_CNTL__SNAPSHOT1_INT_EN__SIZE 1#define GEN_INT_CNTL__SNAPSHOT1_INT_EN__MASK 0x20000000#define GEN_INT_CNTL__SNAPSHOT1_INT_EN__SHIFT 29#define GEN_INT_CNTL__CHIP_INT_EN__SIZE 1#define GEN_INT_CNTL__CHIP_INT_EN__MASK 0x80000000#define GEN_INT_CNTL__CHIP_INT_EN__SHIFT 31/* REGISTER: MIPS_GEN_INT_CNTL */#define MIPS_GEN_INT_CNTL__SIZE 32#define MIPS_GEN_INT_CNTL__BYTELANE 0#define MIPS_GEN_INT_CNTL__WRMASK 0x2fc71f0f#define MIPS_GEN_INT_CNTL__RDMASK 0x3ff79fff#define MIPS_GEN_INT_CNTL__WOMASK 0x00000000#define mmMIPS_GEN_INT_CNTL 0x0A28#define MIPS_GEN_INT_CNTL__MIPS_CRTC_VBLANK_INT_EN__SIZE 1#define MIPS_GEN_INT_CNTL__MIPS_CRTC_VBLANK_INT_EN__MASK 0x00000001#define MIPS_GEN_INT_CNTL__MIPS_CRTC_VBLANK_INT_EN__SHIFT 0#define MIPS_GEN_INT_CNTL__MIPS_CRTC_VLINE_INT_EN__SIZE 1#define MIPS_GEN_INT_CNTL__MIPS_CRTC_VLINE_INT_EN__MASK 0x00000002#define MIPS_GEN_INT_CNTL__MIPS_CRTC_VLINE_INT_EN__SHIFT 1#define MIPS_GEN_INT_CNTL__MIPS_CRTC_VSYNC_INT_EN__SIZE 1#define MIPS_GEN_INT_CNTL__MIPS_CRTC_VSYNC_INT_EN__MASK 0x00000004#define MIPS_GEN_INT_CNTL__MIPS_CRTC_VSYNC_INT_EN__SHIFT 2#define MIPS_GEN_INT_CNTL__MIPS_SNAPSHOT_INT_EN__SIZE 1#define MIPS_GEN_INT_CNTL__MIPS_SNAPSHOT_INT_EN__MASK 0x00000008#define MIPS_GEN_INT_CNTL__MIPS_SNAPSHOT_INT_EN__SHIFT 3#define MIPS_GEN_INT_CNTL__MIPS_HM_COM_MIPS_INT_EN__SIZE 1#define MIPS_GEN_INT_CNTL__MIPS_HM_COM_MIPS_INT_EN__MASK 0x00000010#define MIPS_GEN_INT_CNTL__MIPS_HM_COM_MIPS_INT_EN__SHIFT 4#define MIPS_GEN_INT_CNTL__MIPS_HM_COM_CPU_INT_EN__SIZE 1#define MIPS_GEN_INT_CNTL__MIPS_HM_COM_CPU_INT_EN__MASK 0x00000020#define MIPS_GEN_INT_CNTL__MIPS_HM_COM_CPU_INT_EN__SHIFT 5#define MIPS_GEN_INT_CNTL__MIPS_TPS_MIPS_EN__SIZE 1#define MIPS_GEN_INT_CNTL__MIPS_TPS_MIPS_EN__MASK 0x00000040#define MIPS_GEN_INT_CNTL__MIPS_TPS_MIPS_EN__SHIFT 6#define MIPS_GEN_INT_CNTL__MIPS_TPS_CPU_EN__SIZE 1#define MIPS_GEN_INT_CNTL__MIPS_TPS_CPU_EN__MASK 0x00000080#define MIPS_GEN_INT_CNTL__MIPS_TPS_CPU_EN__SHIFT 7#define MIPS_GEN_INT_CNTL__MIPS_VIDCAP_INT_EN__SIZE 1#define MIPS_GEN_INT_CNTL__MIPS_VIDCAP_INT_EN__MASK 0x00000100#define MIPS_GEN_INT_CNTL__MIPS_VIDCAP_INT_EN__SHIFT 8#define MIPS_GEN_INT_CNTL__MIPS_MPEG1_INT_EN__SIZE 1#define MIPS_GEN_INT_CNTL__MIPS_MPEG1_INT_EN__MASK 0x00000200#define MIPS_GEN_INT_CNTL__MIPS_MPEG1_INT_EN__SHIFT 9#define MIPS_GEN_INT_CNTL__MIPS_MPEG_INT_EN__SIZE 1#define MIPS_GEN_INT_CNTL__MIPS_MPEG_INT_EN__MASK 0x00000400#define MIPS_GEN_INT_CNTL__MIPS_MPEG_INT_EN__SHIFT 10#define MIPS_GEN_INT_CNTL__MIPS_FP2_DETECT_STAT_EN__SIZE 1#define MIPS_GEN_INT_CNTL__MIPS_FP2_DETECT_STAT_EN__MASK 0x00000800#define MIPS_GEN_INT_CNTL__MIPS_FP2_DETECT_STAT_EN__SHIFT 11#define MIPS_GEN_INT_CNTL__MIPS_VLB_OP_INT_EN__SIZE 1#define MIPS_GEN_INT_CNTL__MIPS_VLB_OP_INT_EN__MASK 0x00001000#define MIPS_GEN_INT_CNTL__MIPS_VLB_OP_INT_EN__SHIFT 12#define MIPS_GEN_INT_CNTL__MIPS_PCU_INT_EN__SIZE 1#define MIPS_GEN_INT_CNTL__MIPS_PCU_INT_EN__MASK 0x00008000#define MIPS_GEN_INT_CNTL__MIPS_PCU_INT_EN__SHIFT 15⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -