📄 verilog.v
字号:
// generated by newgenasym Fri Oct 24 14:14:46 2008module dg419 (gnd, ina1, ina2, ind, out, van, vap, vd); input gnd; input ina1; input ina2; input ind; input out; input van; input vap; input vd; initial begin endendmodule
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -