verilog.v

Cadence_Starter_Library

// generated by newgenasym  Tue Nov 04 14:14:39 2008


module mpc8641d (agnd_srds1, agnd_srds2, asleep, avdd_core0, avdd_core1,
        avdd_lb, avdd_plat, avdd_srds1, avdd_srds2, \ckstp_in* ,
        \ckstp_out* , clk_out, d1_ma0, d1_ma1, d1_ma10, d1_ma11,
        d1_ma12, d1_ma13, d1_ma14, d1_ma15, d1_ma2, d1_ma3, d1_ma4,
        d1_ma5, d1_ma6, d1_ma7, d1_ma8, d1_ma9, d1_mba0, d1_mba1,
        d1_mba2, \d1_mcas* , d1_mck0, \d1_mck0* , d1_mck1, \d1_mck1* ,
        d1_mck2, \d1_mck2* , d1_mck3, \d1_mck3* , d1_mck4, \d1_mck4* ,
        d1_mck5, \d1_mck5* , d1_mcke0, d1_mcke1, d1_mcke2, d1_mcke3,
        \d1_mcs0* , \d1_mcs1* , \d1_mcs2* , \d1_mcs3* , d1_mdic0, d1_mdic1,
        d1_mdm0, d1_mdm1, d1_mdm2, d1_mdm3, d1_mdm4, d1_mdm5,
        d1_mdm6, d1_mdm7, d1_mdm8, d1_mdq0, d1_mdq1, d1_mdq10,
        d1_mdq11, d1_mdq12, d1_mdq13, d1_mdq14, d1_mdq15, d1_mdq16,
        d1_mdq17, d1_mdq18, d1_mdq19, d1_mdq2, d1_mdq20, d1_mdq21,
        d1_mdq22, d1_mdq23, d1_mdq24, d1_mdq25, d1_mdq26, d1_mdq27,
        d1_mdq28, d1_mdq29, d1_mdq3, d1_mdq30, d1_mdq31, d1_mdq32,
        d1_mdq33, d1_mdq34, d1_mdq35, d1_mdq36, d1_mdq37, d1_mdq38,
        d1_mdq39, d1_mdq4, d1_mdq40, d1_mdq41, d1_mdq42, d1_mdq43,
        d1_mdq44, d1_mdq45, d1_mdq46, d1_mdq47, d1_mdq48, d1_mdq49,
        d1_mdq5, d1_mdq50, d1_mdq51, d1_mdq52, d1_mdq53, d1_mdq54,
        d1_mdq55, d1_mdq56, d1_mdq57, d1_mdq58, d1_mdq59, d1_mdq6,
        d1_mdq60, d1_mdq61, d1_mdq62, d1_mdq63, d1_mdq7, d1_mdq8,
        d1_mdq9, d1_mdqs0, \d1_mdqs0* , d1_mdqs1, \d1_mdqs1* ,
        d1_mdqs2, \d1_mdqs2* , d1_mdqs3, \d1_mdqs3* , d1_mdqs4,
        \d1_mdqs4* , d1_mdqs5, \d1_mdqs5* , d1_mdqs6, \d1_mdqs6* ,
        d1_mdqs7, \d1_mdqs7* , d1_mdqs8, \d1_mdqs8* ,
        d1_mdval_lb_dval, d1_mecc0, d1_mecc1, d1_mecc2, d1_mecc3,
        d1_mecc4, d1_mecc5, d1_mecc6, d1_mecc7, d1_modt0, d1_modt1,
        d1_modt2, d1_modt3, \d1_mras* , d1_msrcid1_lb_srcid1,
        d1_msrcid2_lb_srcid2, d1_msrcid3_lb_srcid3,
        d1_msrcid4_lb_srcid4, d1_msrcid_lb_srcid0, d1_mvref,
        \d1_mwe* , d2_ma0, d2_ma1, d2_ma10, d2_ma11, d2_ma12, d2_ma13,
        d2_ma14, d2_ma15, d2_ma2, d2_ma3, d2_ma4, d2_ma5, d2_ma6,
        d2_ma7, d2_ma8, d2_ma9, d2_mba0, d2_mba1, d2_mba2, \d2_mcas* ,
        d2_mck0, \d2_mck0* , d2_mck1, \d2_mck1* , d2_mck2, \d2_mck2* ,
        d2_mck3, \d2_mck3* , d2_mck4, \d2_mck4* , d2_mck5, \d2_mck5* ,
        d2_mcke0, d2_mcke1, d2_mcke2, d2_mcke3, \d2_mcs0* , \d2_mcs1* ,
        \d2_mcs2* , \d2_mcs3* , d2_mdic0, d2_mdic1, d2_mdm0, d2_mdm1,
        d2_mdm2, d2_mdm3, d2_mdm4, d2_mdm5, d2_mdm6, d2_mdm7,
        d2_mdm8, d2_mdq0, d2_mdq1, d2_mdq10, d2_mdq11, d2_mdq12,
        d2_mdq13, d2_mdq14, d2_mdq15, d2_mdq16, d2_mdq17, d2_mdq18,
        d2_mdq19, d2_mdq2, d2_mdq20, d2_mdq21, d2_mdq22, d2_mdq23,
        d2_mdq24, d2_mdq25, d2_mdq26, d2_mdq27, d2_mdq28, d2_mdq29,
        d2_mdq3, d2_mdq30, d2_mdq31, d2_mdq32, d2_mdq33, d2_mdq34,
        d2_mdq35, d2_mdq36, d2_mdq37, d2_mdq38, d2_mdq39, d2_mdq4,
        d2_mdq40, d2_mdq41, d2_mdq42, d2_mdq43, d2_mdq44, d2_mdq45,
        d2_mdq46, d2_mdq47, d2_mdq48, d2_mdq49, d2_mdq5, d2_mdq50,
        d2_mdq51, d2_mdq52, d2_mdq53, d2_mdq54, d2_mdq55, d2_mdq56,
        d2_mdq57, d2_mdq58, d2_mdq59, d2_mdq6, d2_mdq60, d2_mdq61,
        d2_mdq62, d2_mdq63, d2_mdq7, d2_mdq8, d2_mdq9, d2_mdqs0,
        \d2_mdqs0* , d2_mdqs1, \d2_mdqs1* , d2_mdqs2, \d2_mdqs2* ,
        d2_mdqs3, \d2_mdqs3* , d2_mdqs4, \d2_mdqs4* , d2_mdqs5,
        \d2_mdqs5* , d2_mdqs6, \d2_mdqs6* , d2_mdqs7, \d2_mdqs7* ,
        d2_mdqs8, \d2_mdqs8* , d2_mdval, d2_mecc0, d2_mecc1,
        d2_mecc2, d2_mecc3, d2_mecc4, d2_mecc5, d2_mecc6, d2_mecc7,
        d2_modt0, d2_modt1, d2_modt2, d2_modt3, \d2_mras* ,
        d2_msrcid0, d2_msrcid1, d2_msrcid2, d2_msrcid3,
        d2_msrcid4, d2_mvref, \d2_mwe* , \dma_dack0* , \dma_dack1* ,
        \dma_dack2_lcs6* , \dma_dack3_irq10* , \dma_ddone0* ,
        \dma_ddone1* , \dma_ddone2_lcs7* , \dma_ddone3_irq11* ,
        \dma_dreq0* , \dma_dreq1* , \dma_dreq2_lcs5* , \dma_dreq3_irq9* ,
        ec1_gtx_clk125, ec2_gtx_clk125, ec_mdc, ec_mdio, \hreset* ,
        \hreset_req* , iic1_scl, iic1_sda, iic2_scl, iic2_sda, irq0,
        irq1, irq2, irq3, irq4, irq5, irq6, irq7, irq8, \irq_out* , la27,
        la28, la29, la30, la31, lad0, lad1, lad10, lad11, lad12, lad13,
        lad14, lad15, lad16, lad17, lad18, lad19, lad2, lad20, lad21,
        lad22, lad23, lad24, lad25, lad26, lad27, lad28, lad29, lad3,
        lad30, lad31, lad4, lad5, lad6, lad7, lad8, lad9, lale, lbctl,
        lcke, lclk0, lclk1, lclk2, \lcs0* , \lcs1* , \lcs2* , \lcs3* , \lcs4* ,
        ldp0, ldp1, ldp2, ldp3, lgpl0_lsda10, \lgpl1_lsdwe* ,
        \lgpl2_loe_#20lsdras* , \lgpl3_lsdcas* ,
        lgpl4_lgta_lupwait_lpbse, lgpl5, \lssd_mode* , lsync_in,
        lsync_out, \lwe_lsddqm_lbs0* , \lwe_lsddqm_lbs1* ,
        \lwe_lsddqm_lbs2* , \lwe_lsddqm_lbs3* , \mcp_0* , \mcp_1* ,
        ready_trig_out, reserved1, reserved10, reserved2,
        reserved3, reserved4, reserved5, reserved6, reserved7,
        reserved8, reserved9, rtc, sd1_dll_tpa, sd1_dll_tpd,
        sd1_imp_cal_rx, sd1_imp_cal_tx, sd1_pll_tpa, sd1_pll_tpd,
        sd1_ref_clk, \sd1_ref_clk* , sd1_rx0, \sd1_rx0* , sd1_rx1,
        \sd1_rx1* , sd1_rx2, \sd1_rx2* , sd1_rx3, \sd1_rx3* , sd1_rx4,
        \sd1_rx4* , sd1_rx5, \sd1_rx5* , sd1_rx6, \sd1_rx6* , sd1_rx7,
        \sd1_rx7* , sd1_tx0, \sd1_tx0* , sd1_tx1, \sd1_tx1* , sd1_tx2,
        \sd1_tx2* , sd1_tx3, \sd1_tx3* , sd1_tx4, \sd1_tx4* , sd1_tx5,
        \sd1_tx5* , sd1_tx6, \sd1_tx6* , sd1_tx7, \sd1_tx7* ,
        sd2_dll_tpa, sd2_dll_tpd, sd2_imp_cal_rx, sd2_imp_cal_tx,
        sd2_pll_tpa, sd2_pll_tpd, sd2_ref_clk, \sd2_ref_clk* ,
        sd2_rx0, \sd2_rx0* , sd2_rx1, \sd2_rx1* , sd2_rx2, \sd2_rx2* ,
        sd2_rx3, \sd2_rx3* , sd2_rx4, \sd2_rx4* , sd2_rx5, \sd2_rx5* ,
        sd2_rx6, \sd2_rx6* , sd2_rx7, \sd2_rx7* , sd2_tx0, \sd2_tx0* ,
        sd2_tx1, \sd2_tx1* , sd2_tx2, \sd2_tx2* , sd2_tx3, \sd2_tx3* ,
        sd2_tx4, \sd2_tx4* , sd2_tx5, \sd2_tx5* , sd2_tx6, \sd2_tx6* ,
        sd2_tx7, \sd2_tx7* , sensevdd_core0, sensevdd_core1,
        sensevdd_plat, sensevss_core0, sensevss_core1,
        sensevss_plat, \smi_0* , \smi_1* , spare, \sreset_0* , \sreset_1* ,
        sysclk, tck, tdi, tdo, temp_anode, temp_cathode, test_mode0,
        test_mode1, test_mode2, test_mode3, tms, trig_in, \trst* ,
        tsec1_col, tsec1_crs, tsec1_gtx_clk, tsec1_rx_clk,
        tsec1_rx_dv, tsec1_rx_er, tsec1_rxd0_gpin0,
        tsec1_rxd1_gpin1, tsec1_rxd2_gpin2, tsec1_rxd3_gpin3,
        tsec1_rxd4_gpin4, tsec1_rxd5_gpin5, tsec1_rxd6_gpin6,
        tsec1_rxd7_gpin7, tsec1_tx_clk, tsec1_tx_en, tsec1_tx_er,
        tsec1_txd0_gpout0, tsec1_txd1_gpout1, tsec1_txd2_gpout2,
        tsec1_txd3_gpout3, tsec1_txd4_gpout4, tsec1_txd5_gpout5,
        tsec1_txd6_gpout6, tsec1_txd7_gpout7, tsec2_col,
        tsec2_crs, tsec2_gtx_clk, tsec2_rx_clk, tsec2_rx_dv,
        tsec2_rx_er, tsec2_rxd0_gpin8, tsec2_rxd1_gpin9,
        tsec2_rxd2_gpin10, tsec2_rxd3_gpin11, tsec2_rxd4_gpin12,
        tsec2_rxd5_gpin13, tsec2_rxd6_gpin14, tsec2_rxd7_gpin15,
        tsec2_tx_clk, tsec2_tx_en, tsec2_tx_er,
        tsec2_txd0_gpout8, tsec2_txd1_gpout9,
        tsec2_txd2_gpout10, tsec2_txd3_gpout11,
        tsec2_txd4_gpout12, tsec2_txd5_gpout13,
        tsec2_txd6_gpout14, tsec2_txd7_gpout15, tsec3_col,
        tsec3_crs, tsec3_gtx_clk, tsec3_rx_clk, tsec3_rx_dv,
        tsec3_rx_er, tsec3_rxd0, tsec3_rxd1, tsec3_rxd2,
        tsec3_rxd3, tsec3_rxd4, tsec3_rxd5, tsec3_rxd6,
        tsec3_rxd7, tsec3_tx_clk, tsec3_tx_en, tsec3_tx_er,
        tsec3_txd0, tsec3_txd1, tsec3_txd2, tsec3_txd3,
        tsec3_txd4, tsec3_txd5, tsec3_txd6, tsec3_txd7, tsec4_col,
        tsec4_crs, tsec4_gtx_clk, tsec4_rx_clk, tsec4_rx_dv,
        tsec4_rx_er, tsec4_rxd0, tsec4_rxd1, tsec4_rxd2,
        tsec4_rxd3, tsec4_rxd4, tsec4_rxd5, tsec4_rxd6,
        tsec4_rxd7, tsec4_tx_clk, tsec4_tx_en, tsec4_tx_er,
        tsec4_txd0, tsec4_txd1, tsec4_txd2, tsec4_txd3,
        tsec4_txd4, tsec4_txd5, tsec4_txd6, tsec4_txd7,
        \uart_cts0* , \uart_cts1* , \uart_rts0* , \uart_rts1* , uart_sin0,
        uart_sin1, uart_sout0, uart_sout1);
    input agnd_srds1;
    input agnd_srds2;
    output asleep;
    input avdd_core0;
    input avdd_core1;
    input avdd_lb;
    input avdd_plat;
    input avdd_srds1;
    input avdd_srds2;
    input \ckstp_in* ;
    output \ckstp_out* ;
    output clk_out;
    output d1_ma0;
    output d1_ma1;
    output d1_ma10;
    output d1_ma11;
    output d1_ma12;
    output d1_ma13;
    output d1_ma14;
    output d1_ma15;
    output d1_ma2;
    output d1_ma3;
    output d1_ma4;
    output d1_ma5;
    output d1_ma6;
    output d1_ma7;
    output d1_ma8;
    output d1_ma9;
    output d1_mba0;
    output d1_mba1;
    output d1_mba2;
    output \d1_mcas* ;
    output d1_mck0;
    output \d1_mck0* ;
    output d1_mck1;
    output \d1_mck1* ;
    output d1_mck2;
    output \d1_mck2* ;
    output d1_mck3;
    output \d1_mck3* ;
    output d1_mck4;
    output \d1_mck4* ;
    output d1_mck5;
    output \d1_mck5* ;
    output d1_mcke0;
    output d1_mcke1;
    output d1_mcke2;
    output d1_mcke3;
    output \d1_mcs0* ;
    output \d1_mcs1* ;
    output \d1_mcs2* ;
    output \d1_mcs3* ;
    inout d1_mdic0;
    inout d1_mdic1;
    output d1_mdm0;
    output d1_mdm1;
    output d1_mdm2;
    output d1_mdm3;
    output d1_mdm4;
    output d1_mdm5;
    output d1_mdm6;
    output d1_mdm7;
    output d1_mdm8;
    inout d1_mdq0;
    inout d1_mdq1;
    inout d1_mdq10;
    inout d1_mdq11;
    inout d1_mdq12;
    inout d1_mdq13;
    inout d1_mdq14;
    inout d1_mdq15;
    inout d1_mdq16;
    inout d1_mdq17;
    inout d1_mdq18;
    inout d1_mdq19;
    inout d1_mdq2;
    inout d1_mdq20;
    inout d1_mdq21;
    inout d1_mdq22;
    inout d1_mdq23;
    inout d1_mdq24;
    inout d1_mdq25;
    inout d1_mdq26;
    inout d1_mdq27;
    inout d1_mdq28;
    inout d1_mdq29;
    inout d1_mdq3;
    inout d1_mdq30;
    inout d1_mdq31;
    inout d1_mdq32;
    inout d1_mdq33;
    inout d1_mdq34;
    inout d1_mdq35;
    inout d1_mdq36;
    inout d1_mdq37;
    inout d1_mdq38;
    inout d1_mdq39;
    inout d1_mdq4;
    inout d1_mdq40;
    inout d1_mdq41;
    inout d1_mdq42;
    inout d1_mdq43;
    inout d1_mdq44;
    inout d1_mdq45;
    inout d1_mdq46;
    inout d1_mdq47;
    inout d1_mdq48;
    inout d1_mdq49;
    inout d1_mdq5;
    inout d1_mdq50;
    inout d1_mdq51;
    inout d1_mdq52;
    inout d1_mdq53;
    inout d1_mdq54;
    inout d1_mdq55;
    inout d1_mdq56;
    inout d1_mdq57;
    inout d1_mdq58;
    inout d1_mdq59;
    inout d1_mdq6;
    inout d1_mdq60;
    inout d1_mdq61;
    inout d1_mdq62;
    inout d1_mdq63;
    inout d1_mdq7;
    inout d1_mdq8;
    inout d1_mdq9;
    inout d1_mdqs0;
    inout \d1_mdqs0* ;
    inout d1_mdqs1;
    inout \d1_mdqs1* ;
    inout d1_mdqs2;
    inout \d1_mdqs2* ;
    inout d1_mdqs3;
    inout \d1_mdqs3* ;
    inout d1_mdqs4;
    inout \d1_mdqs4* ;
    inout d1_mdqs5;
    inout \d1_mdqs5* ;
    inout d1_mdqs6;
    inout \d1_mdqs6* ;
    inout d1_mdqs7;
    inout \d1_mdqs7* ;
    inout d1_mdqs8;
    inout \d1_mdqs8* ;
    output d1_mdval_lb_dval;
    inout d1_mecc0;
    inout d1_mecc1;
    inout d1_mecc2;
    inout d1_mecc3;
    inout d1_mecc4;
    inout d1_mecc5;
    inout d1_mecc6;
    inout d1_mecc7;
    output d1_modt0;
    output d1_modt1;
    output d1_modt2;
    output d1_modt3;
    output \d1_mras* ;
    output d1_msrcid1_lb_srcid1;
    output d1_msrcid2_lb_srcid2;
    output d1_msrcid3_lb_srcid3;
    output d1_msrcid4_lb_srcid4;
    output d1_msrcid_lb_srcid0;
    input d1_mvref;
    output \d1_mwe* ;
    output d2_ma0;
    output d2_ma1;
    output d2_ma10;
    output d2_ma11;
    output d2_ma12;
    output d2_ma13;
    output d2_ma14;
    output d2_ma15;
    output d2_ma2;
    output d2_ma3;
    output d2_ma4;
    output d2_ma5;
    output d2_ma6;
    output d2_ma7;
    output d2_ma8;
    output d2_ma9;
    output d2_mba0;
    output d2_mba1;
    output d2_mba2;
    output \d2_mcas* ;
    output d2_mck0;
    output \d2_mck0* ;
    output d2_mck1;
    output \d2_mck1* ;
    output d2_mck2;
    output \d2_mck2* ;
    output d2_mck3;
    output \d2_mck3* ;
    output d2_mck4;
    output \d2_mck4* ;
    output d2_mck5;
    output \d2_mck5* ;
    output d2_mcke0;
    output d2_mcke1;
    output d2_mcke2;
    output d2_mcke3;
    output \d2_mcs0* ;
    output \d2_mcs1* ;
    output \d2_mcs2* ;
    output \d2_mcs3* ;
    inout d2_mdic0;
    inout d2_mdic1;
    output d2_mdm0;
    output d2_mdm1;
    output d2_mdm2;
    output d2_mdm3;
    output d2_mdm4;
    output d2_mdm5;
    output d2_mdm6;
    output d2_mdm7;
    output d2_mdm8;
    inout d2_mdq0;
    inout d2_mdq1;
    inout d2_mdq10;
    inout d2_mdq11;
    inout d2_mdq12;
    inout d2_mdq13;
    inout d2_mdq14;
    inout d2_mdq15;
    inout d2_mdq16;
    inout d2_mdq17;
    inout d2_mdq18;
    inout d2_mdq19;
    inout d2_mdq2;
    inout d2_mdq20;
    inout d2_mdq21;
    inout d2_mdq22;
    inout d2_mdq23;
    inout d2_mdq24;
    inout d2_mdq25;
    inout d2_mdq26;
    inout d2_mdq27;
    inout d2_mdq28;
    inout d2_mdq29;
    inout d2_mdq3;
    inout d2_mdq30;
    inout d2_mdq31;
    inout d2_mdq32;
    inout d2_mdq33;
    inout d2_mdq34;
    inout d2_mdq35;
    inout d2_mdq36;
    inout d2_mdq37;
    inout d2_mdq38;
    inout d2_mdq39;
    inout d2_mdq4;
    inout d2_mdq40;
    inout d2_mdq41;
    inout d2_mdq42;
    inout d2_mdq43;
    inout d2_mdq44;
    inout d2_mdq45;
    inout d2_mdq46;
    inout d2_mdq47;
    inout d2_mdq48;